基于fpga的直接數(shù)字頻率合成器設(shè)計(jì)(已修改)
2025-07-04 13:43 本頁(yè)面
【正文】 JIANGSU UNIVERSITY OF TECHNOLOGY FPGA技術(shù)實(shí)驗(yàn)報(bào)告 基于FPGA的直接數(shù)字頻率合成器設(shè)計(jì)學(xué) 院： 電氣信息工程學(xué)院 專(zhuān) 業(yè)： 測(cè)控技術(shù)與儀器 班 級(jí)： 11測(cè)控2 姓 名： 學(xué) 號(hào)： 指導(dǎo)教師： 時(shí) 間: 2014年12月 目 錄一、功能要求與整體設(shè)計(jì)（3）（3）（3） 二、 DDS技術(shù)的基本原理（3）三、 基本DDS設(shè)計(jì)（5） 頻率預(yù)置與調(diào)節(jié)電路（5） 累加器（5） 波形存儲(chǔ)器（6） D/A轉(zhuǎn)換器（6） 低通濾波器（6）四 、基于DDS的正弦信號(hào)發(fā)生器設(shè)計(jì)實(shí)現(xiàn)（6） 32位加法器ADDER32設(shè)計(jì)（6） 32位寄存器REG32B設(shè)計(jì)（7） 正弦波ROM設(shè)計(jì)（8）五、程序設(shè)計(jì)（9）（9） 三角波產(chǎn)生程序設(shè)計(jì)（11）（12）（14） 頂層仿真（16）六、 DAC0832接口電路及程序設(shè)計(jì)（17） DAC0832接口電路設(shè)計(jì)（17） DAC0832 接口程序設(shè)計(jì)（18）七、 軟硬件調(diào)試（18） 軟件下載（18） 硬件調(diào)試（19）八、心得體會(huì)（22）九、參考文獻(xiàn)（22）十、附錄（23） 附錄1 源程序清單（23） 附錄2 實(shí)物圖（27）一、功能要求和整體設(shè)計(jì)設(shè)計(jì)一個(gè)多功能波形發(fā)生器。該波形發(fā)生器能產(chǎn)生正弦波、方波、三角波和由用戶(hù)編輯的特定形狀波形。具體要求如下：（1）具有產(chǎn)生正弦波、方波、三角波、鋸齒波4種周期性波形的功能。（2）用鍵盤(pán)輸入編輯生成上述4種波形（同周期）的線(xiàn)性組合波形。（3）具有波形存儲(chǔ)功能。（4）輸出波形的頻率范圍為100Hz～200kHz；重復(fù)頻率可調(diào)，頻率步進(jìn)間隔≤100Hz。（5）具有顯示輸出波形的類(lèi)型、重復(fù)頻率（周期）和幅度的功能。 多功能波形發(fā)生器系統(tǒng)由輸入部分、FPGA部分、DAC、顯示部分四部分組成。其系統(tǒng)框圖如圖11所示。 圖11 系統(tǒng)框圖二、DDS技術(shù)的基本原理 對(duì)于正弦信號(hào)發(fā)生器，它的輸出可以用下式來(lái)描述： (1)其中，Sout是指該信號(hào)發(fā)生器的輸出信號(hào)波形，fout只輸出信號(hào)對(duì)應(yīng)的頻率。上式的表述對(duì)于時(shí)間t是連續(xù)的，為了用數(shù)字邏輯實(shí)現(xiàn)該表達(dá)式，必須進(jìn)行離散化處理，用基準(zhǔn)時(shí)鐘clk進(jìn)行抽樣，令正弦信號(hào)的的相位θ為 （2）在一個(gè)clk周期Ｔclk，相位θ的變化量為 （3）其中fclk指clk的頻率對(duì)于2π可以理解為“滿(mǎn)”相位，為了對(duì)Δθ進(jìn)行數(shù)字量化，把2π切割成2N，用詞每個(gè)clk周期的相位增量Δθ用量化值BΔθ來(lái)描述：BΔθ=（Δθ2N）/2π，且BΔθ為整數(shù)與上式聯(lián)立可得： （4）顯然，信號(hào)發(fā)生器可以描述 （5）其中θk1指前一個(gè)clk周期的相位值，同樣得出 （6）由以上推倒可以得出，只要對(duì)相位的量化值進(jìn)行簡(jiǎn)單的累加運(yùn)算，就可以得到正弦信號(hào)的當(dāng)前相位值，而用于累加的香味增量量化值BΔθ決定了信號(hào)的輸出頻率fout并呈現(xiàn)簡(jiǎn)單的線(xiàn)性關(guān)系。 直接數(shù)字合成器DDS就是根據(jù)以上原理而設(shè)計(jì)的數(shù)控頻率合成器，圖21為其基本DDS結(jié)構(gòu)，主要有相位累加器、相位調(diào)制器、正弦ROM查找表構(gòu)成圖中的相位累加器、相位調(diào)制器、正弦ROM查找表是DDS結(jié)構(gòu)中的數(shù)字部分。圖21 基本DDS結(jié)構(gòu)三、 基本DDS設(shè)計(jì)DDS基本組成如圖31所示。圖31為DDS基本組成 頻率預(yù)置與調(diào)節(jié)電路 此部分主要實(shí)現(xiàn)頻率控制量的輸入與調(diào)節(jié)，不變量K被稱(chēng)為相位增量，也叫頻率控制字，通過(guò)調(diào)節(jié)頻率控制字可以改變信號(hào)的輸出頻率。 累加器相位累加器由加法器和寄存器組成，其組成框圖如圖32所示。 圖32 相位累加器組成框圖 在時(shí)鐘的作用下，進(jìn)行相
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1