eda技術(shù)與vhdl基礎(chǔ)課后習(xí)題答案(已修改)
2025-07-01 14:05 本頁面
【正文】 ., .. ..《EDA技術(shù)與VHDL基礎(chǔ)》課后習(xí)題答案第一章 EDA技術(shù)概述一、填空題電子設(shè)計自動化非常高速集成芯片硬件描述語言CAD、CAE、EDA原理圖輸入、狀態(tài)圖輸入、文本輸入VHDL、Verilog HDL硬件特性二、選擇題ACADCDA第二章 可編程邏輯器件基礎(chǔ)一、填空題PLDAltera公司、Xilinx公司、Lattice公司基于反熔絲編程的 FPGA配置芯片二、選擇題DCCD第三章 VHDL程序初步——程序結(jié)構(gòu)一、填空題結(jié)構(gòu)、行為、功能、接口庫和程序包、實體、結(jié)構(gòu)體、配置實體名、類型表、端口表、實體說明部分結(jié)構(gòu)體說明語句、功能語句端口的大小、實體中子元件的數(shù)目、實體的定時特性設(shè)計庫元件、函數(shù)進程PROCESS、過程PROCEDURE順序語句、并行語句二、選擇題DCCBDBAC三、簡答題LIBRARY IEEE。USE 。ENTITY nand_3in IS PORT(a,b,c:IN STD_LOGIC。 y:OUT STD_LOGIC)。END。ARCHITECTURE bhv OF nand_3in ISBEGINy=NOT(a AND b AND c)。END bhv。000011110111（247）第四章 VHDL基礎(chǔ)一、填空題順序語句、并行語句跳出本次循環(huán)等待、信號發(fā)生變化時函數(shù)、過程值類屬性、函數(shù)類屬性、信號類屬性、數(shù)據(jù)類型類屬性、數(shù)據(jù)范圍類屬性程序調(diào)試、時序仿真子程序、子程序二、選擇題BAACBCD三、判斷題√√√√四、簡答題修改正確如下所示：LIBRARY IEEE。USE 。USE 。ENTITY count ISPORT(clk:IN BIT。 q:OUT BIT_VECTOR(7 DOWNTO 0))。END count。ARCHITECTURE a OF count ISBEGINPROCESS(clk)IF clk39。EVENT AND clk=39。139。 THEN q=q+1。END PROCESS。END a。修改正確如下所示：…SIGNAL invalue:IN INTEGER RANGE 0 TO 15。SIGNAL outvalue:OUT STD_LOGIC?！瑿ASE invalue IS WHEN 0=outvalue=39。139。 WHEN 1=outvalue=39。039。 WHEN OTHERS=NULL。END CASE?！?修改正確如下所示：ARCHITECT
醫(yī)療健康相關(guān)推薦
鄂ICP備17016276號-1