傳統(tǒng)fpga設(shè)計ppt課件(已修改)
2025-05-18 00:46 本頁面
【正文】 水煮 FPGA 傳統(tǒng) FPGA設(shè)計流程簡介 ? Field Programmable Gate Array ? 可編程邏輯器件 ? 適合高密度，復(fù)雜時序邏輯 ? 供應(yīng)商： Xilinx、 Altera、 Actel、 Lattice、 Quicklogic FPGA? FPGA結(jié)構(gòu) ? 可編程 IO ? 可編程邏輯單元 LUT（查找表） 寄存器 ? 布線 全局線（ 低 Skew、強(qiáng)驅(qū)動 ） 普通互連（長、短） 專用進(jìn)位鏈 ? 內(nèi)嵌功能單元 PLL/DLL RAM DSP SERDES …… XC3S50 overview IOB Lan (global、 short、 long) RAMamp。DSP DCM Switch box CLB XC3S50 CLB overview LUT Register 進(jìn)位鏈 ? 電路設(shè)計 ? 功能仿真 ? 綜合 ? 綜合后仿真 ? 布局布線 ? 布局布線后仿真 ? 板級仿真（ optional） ? 加載配置，在線調(diào)試 FPGA設(shè)計流程 FPGA設(shè)計平臺 ? ? Xilinx ISE — 界面簡潔的工具接口 ? Altera Quarters II — 高集成度的工具箱 MAXPLUS II 模型設(shè)計 ? 數(shù)字系統(tǒng)模型設(shè)計層次 ESL Behavior level RTL Gate level ? 設(shè)計輸入
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1