【正文】 第五章 DSP片上外圍電路 數(shù)字信號處理系統(tǒng) 設(shè)計與實踐 上 海 交 通 大 學(xué) 電 子 工 程 系 ? 通用輸入輸出 ? 定時器 ? 時鐘產(chǎn)生邏輯 ? 多通道緩沖串行口 McBSP ? DMA ? HPI ? 外部總線 ? 小結(jié) ? 主要內(nèi)容 ? 通用輸入輸出 ? 監(jiān)測外部接口器件的狀態(tài) ? 可作為中斷信號的一種替代不會導(dǎo)致程序被打斷 ? 跳轉(zhuǎn)控制輸入腳 BIO ? XC指令是在流水線的譯碼階段檢測 BIO狀態(tài) ? 其它的條件指令 (如 BC、 CC和 RC等 )是在流 水線的讀階段檢測 BIO狀態(tài) 舉例： XC 2， BIO BIO為低，執(zhí)行后面一條雙字或 2條單字指令 ? 通用輸入輸出 (續(xù) ) ? XF的狀態(tài)由狀態(tài)寄存器 ST1中的 XF位置 控制 ? 復(fù)位時 XF管腳輸出高電平 ? 外部標(biāo)志輸出腳 XF ? SSBX和 RSBX指令取指與 XF生效的時間關(guān)系 C L K O U TXFS S B X 或 R S B X 指令 延時預(yù)取指A ( 15 0)取指 解碼 訪問 讀 寫? 定時器 ? CPU時鐘信號輸入 定時器 0地址 定時器 1地址 寄存器 說明 0x0024 0x0030 TIM 定時器寄存器 0x0025 0x0031 PRD 定時器周期寄存器 0x0026 0x0032 TCR 定時器控制寄存器 ? 定時器 軟件可編程 ? 16位分頻及 4位預(yù)分頻 ? 由 TIM、 PRD、 TCR三個寄存器控制 5402兩個、 5416一個 ? 定時器（續(xù)） ? 定時器周期寄存器 PRD 對 TIM重新加載計數(shù)值 ? 定時控制寄存器 TCR 設(shè)置定時器控制及狀態(tài)位 保留 Soft Free PSC TRB TSS TDDR 1512 11 10 96 5 4 30 ? 定時器寄存器 TIM 由 PRD加載計數(shù)值并遞減計數(shù) ? 定時器 (續(xù) ) P R DT I M借位S R E S E TT D D RP S C借位T R BC L K O U TT S ST I N TT O U T? 定時器的結(jié)構(gòu)框圖 ? 定時器 (續(xù) ) ?定時中斷速率計算公式 ? ? ? ?111?????PR DT D D RtT I NTCc )(tc(C)是 CPU時鐘 CLKOUT的周期 ? 定時器初始化 ? 將 TCR中的 TSS置 1，停止定時器工作 ? 設(shè)定 PRD的數(shù)值 ? 設(shè)定 TDDR的數(shù)值，并且啟動定時器：將 TSS 清 0和將 TRB置 1 ? 時鐘產(chǎn)生邏輯 ? 結(jié)構(gòu) ? 內(nèi)部振蕩電路 ? 鎖相環(huán) (PLL)電路 ? 參考時鐘源 ? 兩種時鐘源 ? 選用外接晶振 ? 直接使用外部時鐘 外接晶振與 DSP的 X1和 X2/CLKIN引腳連接 通過 CLKMD引腳選擇使用內(nèi)部振蕩電路 從 X2/CLKIN直接接入 ? PLL的狀態(tài)設(shè)置 ? 硬件設(shè)置方法 (復(fù)位 后 時鐘工作模式 )(‘C5402) CLKMD1 CLKMD2 CLKMD3 CLKMD復(fù)位值 類 型 2 0 0 0 0xE007 PLL 15 0 0 1 0x9007 PLL 10 0 1 0 0x4007 PLL 5 1 0 0 0x1007 PLL 2 1 1 0 0xF007 PLL 1 1 1 1 0x0000 2分頻（禁止 PLL） 1 0 1 0xF000 4分頻（禁止 PLL） 0 1 1 停止模式 ? PLL的狀態(tài)設(shè)置 (續(xù) ) ? 軟件 設(shè)置方法 ? PLL模式 ： 輸入時鐘經(jīng)過了倍頻處理，獲得原來的 15倍間的一個頻率 。 ? 分頻模式 ： 輸入時鐘 2分頻或 4分頻，此時包括 PLL 在內(nèi)的模擬電路全部關(guān)閉以降低功耗 。 ? CLKMD字段 PLLMUL PLLDIV PLLCOUNT PLLON/OFF PLLNDIV PLLSTATUS 1512 11 103 2 1 0 ? PLL系數(shù) PLLNDIV PLLDIV PLLMUL 倍 數(shù) 0 0～ 14 0 15 1 0 0～ 14 PLLMUL＋ 1 1 0 15 1 1 1 0或偶數(shù) （ PLLMUL＋ 1） ?2 1 1 奇數(shù) PLLMUL?4 ? PLLCOUNT ? 針對 PLL模式下 ， 在頻率鎖定的過程中 PLL不能給 DSP提供穩(wěn)定時鐘 。 ? 使用 PLLCOUNT將 PLL延遲一段時間后再輸出時鐘 。 ? PLLCOUNT計算公式 ： C L K I NT16P L L C O U N T 鎖定時間?? PLLCOUNT最大鎖定時間為 255 16個輸入時鐘周期 ? 由 DIV(分頻 )模式切換到 PLL模式時，啟動 PLLCOUNT。 在鎖定過程中，時鐘發(fā)生器仍然工作在 DIV模式。 ? 從 PLL模式切換到 DIV模式時，不需要 PLLCOUNT延時。 ? 多通道緩沖串行口 McBSP ? 主要特點 ? 全雙工通信能力 （最大速率 1/2CPU clock） ? 雙緩沖發(fā)送和三緩沖接收數(shù)據(jù)寄存器 ， 以實現(xiàn)連續(xù)的數(shù)據(jù)流收發(fā) ? 接收和發(fā)送具有獨立的幀同步信號和移位時鐘 ? 支持與工業(yè)標(biāo)準(zhǔn)編解碼器、串口 A/D和 D/A轉(zhuǎn)換器以及 SPI設(shè)備的無縫連接 ? 多通道緩沖串行口 McBSP（續(xù)） ? 主要特點 （ 續(xù) ） ? 支持多達(dá) 128個通道的接收和發(fā)送 ? 支持寬度為 1 1 24和 32位比特數(shù)據(jù)的收發(fā) ? 具有 m律與 A律數(shù)據(jù)壓擴功能 ? 8比特數(shù)據(jù)傳輸可選擇低位在前或高位在前 ? 幀同步信號和數(shù)據(jù)移位時鐘的極性、速率可編程。 ? 移位時鐘可由外部提供，也可由內(nèi)部編程產(chǎn)生 ? 對 CPU產(chǎn)生收發(fā)中斷或?qū)?DMA控制器發(fā)送事件 EF01 E23A D6C5 輸入 /輸出緩沖 串口設(shè)備 Data Clock Frame Sync McBSP DMA 內(nèi)部 /外部存儲器 ? 多通道緩沖串行口 McBSP（續(xù)） ? 通常和 DMA一起工作 C odec D SP DD // AA DD MM AA S am p le R ead y AA // DD DD MM AA MM ee mm MM ee mm SS PP SS PP AA pp pp ll ii cc aa tt ii oo nn Bu ffers Read y ? 多通道緩沖串行口 McBSP（續(xù)） ?DMA和 McBSP音頻系統(tǒng) （ 例 ） ? 多通道緩沖串行口 McBSP（續(xù)） ? PingPong Buffer(1/4) DD MM AA pi ng_R X pong_ RX pong_ T X pi ng_TX D MA IN T D MA IN T P ING _TO_P O NG Appl i cation DD MM AA ? 多通道緩沖串行口 McBSP（續(xù)） ? PingPong Buffer(2/4) ? 多通道緩沖串行口 McBSP（續(xù)） ? PingPong Buffer(3/4) ? 多通道緩沖串行口 McBSP（續(xù)） ? PingPong Buffer(4/4) ? McBSP結(jié)構(gòu) 5402二個 McBSP 5416三個 McBSP 5416McBSP 可設(shè)成通用 I/O口 DR－接收串行數(shù)據(jù) DX－發(fā)送串行數(shù)據(jù) CLKX－發(fā)送時鐘 CLKR－接收時鐘 CLKS－外部時鐘 FSR－接收幀同步信號FSX－發(fā)送幀同步信號 ? McBSP的中斷和事件信號 名字 說明 RINT 給 CPU的接收中斷信號 XINT 給 CPU的發(fā)送中斷信號 REVT 給 DMA的接收同步事件信號 XEVT 給 DMA的發(fā)送同步事件信號 REVTA 給 DMA的接收同步事件 A信號 XEVTA 給 DMA的發(fā)送同步事件 A信號 x 取 0， 1， 2分別代表 McBSP 0,1 or 2 。 ? 時鐘和幀同步控制寄存器 SPCR1x McBSP serial port control register 1 SPCR2x McBSP serial port control register 2 RCR1x McBSP receive control register 1 RCR2x McBSP receive control register 2 XCR1x McBSP transmit control register 1 XCR2x McBSP transmit control register 2 SRGR1x McBSP sample rate generator register 1 SRGR2x McBSP sample rate generator register 2 PCRx McBSP pin control register ? McBSP寄存器 地址（ 16進制） 子地址 名稱 說明 McBSP0 McBSP1 McBSP2 — — — RBR[1,2] McBSP接收緩沖寄存器 1和 2 — — — RSR[1,2] McBSP接收移位寄存器 1和 2 — — — XSR[1,2] McBSP發(fā)送移位寄存器 1和 2 0020 0040 0030 — DRR2x McBSP數(shù)據(jù)接收寄存器 2 0021 0041 0031 — DRR1x McBSP數(shù)據(jù)接收寄存器 1 0022 0042 0032 — DXR2x McBSP數(shù)據(jù)發(fā)送寄存器 2 0023 0043 0033 — DXR1x McBSP數(shù)據(jù)發(fā)送寄存器 1 0038 0048 0034 — SPSAx McBSP子地址寄存器 0039 0049 0035 0x0000 SPCR1x McBSP控制寄存器 1 0039 0049 0035 0x0001 SPCR2x McBSP控制寄存器 2 0039 0049 0035 0x0002 RCR1x McBSP接收控制寄存器 1 ? McBSP寄存器 (續(xù) ) 地址 （ 16進制） 子地址 名稱 說明 McBSP0 McBSP1 McBSP2 0039 0049 0035 0x0003 RCR2x McBSP接收控制寄存器 2 0039 0049 0035 0x0004 XCR1x McBSP發(fā)送控制寄存器 1 0039 0049 0035 0x0005 XCR2x McBSP發(fā)送控制寄存器 2 0039 0049 0035 0x0006 SRGR1x McBSP采樣率發(fā)生器寄存器 1 0039 0049 0035 0x0007 SRGR2x McBSP采樣率發(fā)生器寄存器 2 0039 0049 0035 0x0008 MCR1x McBSP多通道寄存器 1 0039 0049 0035 0x0009 MCR2x McBSP多通道寄存器 2 0039 0049 0035 0x000A RCERAx McBSP A區(qū)接收通道使能寄存器 0039 0049 0035 0x000B RCERBx McBSP B區(qū)接收通道使能寄存器 0039 0049 0035 0x000C XCERAx McBSP A區(qū)發(fā)送通道使能寄存器 0039 0049 0035 0x000D XCERBx McBSP B區(qū)發(fā)送通道使能寄存器 0039 0049 0035 0x000E PCRx McBSP 引腳控制寄存器 ? McBSP配置 通過 SPCR1, SPCR2 和 PCR 寄存器配置