單元2集成邏輯門電路(已修改)
2025-05-13 22:12 本頁(yè)面
【正文】 單元 2 集成邏輯門電路 內(nèi)容 ： 重點(diǎn)： 邏輯門電路的邏輯功能和外特性 集成路的功能測(cè)試與應(yīng)用 難點(diǎn)： 集成邏輯門電路的應(yīng)用 單元 2 集成邏輯門電路 單元 2 集成邏輯門電路 集成電路是將若干個(gè)晶體管、二極管和電阻集成并封裝在一起的器件。與分立電路相比，集成電路使數(shù)字電路的體積大大縮小，功耗降低，工作速度和可靠性得到提高。 常用集成邏輯門電路的功能測(cè)試 數(shù)字集成電路的封裝及引腳 單元 2 集成邏輯門電路 管 芯塑 料 外 殼引 腳 P L C C 封 裝 D I P 封 裝 Q F P 封 裝單元 2 集成邏輯門電路 DIP封裝的集成電路引腳編號(hào)方法：芯片的一端有半月形缺口 (有些是一個(gè)小圓點(diǎn) ， 凹口或一個(gè)斜切角 )用來(lái)指示引腳編號(hào)的起始位置；起始標(biāo)志朝左 ，緊鄰這個(gè)起始引腳標(biāo)志的左下方引腳為第 1腳 ， 其它引腳按逆時(shí)針?lè)绞巾樞蚺帕?。 12345 6 781 01 11 21 31 491 51 6標(biāo) 記引 腳引 腳 1單元 2 集成邏輯門電路 12 3 45 6 7891 01 11 21 31 4amp。amp。amp。amp。+ 5 VS1S2S210 邏 輯 電 平S110顯 示456L7 4 L S 0 0引 腳 序 號(hào)引 腳 編 號(hào)四 2 輸 入 與 非 門VC CG N Damp。L 數(shù)字集成電路的連線及邏輯圖 單元 2 集成邏輯門電路 在連線時(shí)應(yīng)注意以下幾點(diǎn) ： ， 必須要給集成電路提供合適的電源 。 對(duì)于 74LS系列的集成電路 ， 要在電源端 (Vcc)和地 (GND)之間加 5V直流電源；而 CMOS器件在 VDD端與 VSS端之間加 3~15V直流電源 。 IC插座后 ， 輸入端接邏輯電平開(kāi)關(guān) ，輸出端接邏輯電平顯示 ， 若 IC中有多個(gè)相同門時(shí) ， 先測(cè)試其中任意一個(gè)門電路的邏輯關(guān)系 ， 接線方法如圖 。 由于 CMOS門電路的內(nèi)部結(jié)構(gòu)不同 ， 單元 2 集成邏輯門電路 A B Y0 00 11 01 1 常用門電路的邏輯功能及測(cè)試 一、與門電路 74LS08為四 2輸入與門電路 ， 圖 (a)表示了四個(gè)與門的輸入 、 輸出對(duì)應(yīng)關(guān)系 。其中 14腳接 +5V電源 ， 7腳 接地 。 測(cè)試其邏輯功能的接線方法如圖所示 。 將測(cè)試結(jié)果記錄在表中 ， 判斷是否滿足 Y = AB的邏輯功能 。 真值表 單元 2 集成邏輯門電路 12 3 45 6 7891 01 11 21 31 4G N DV C Camp。amp。amp。amp。7 4 L S 0 81 A1 B1 Y 2 A 2 B 2 Y4 B 4 A4 Y3 B3 A3 Y1 41 2 7邏 輯 電 平電 平 顯 示37 4 L S 0 8amp。+ 5 V( a ) 7 4 L S 0 8 引 腳 排 列 圖 ( b ) 與 門 邏 輯 功 能 測(cè) 試 接 線 圖單元 2 集成邏輯門電路 12 3 45 6 7891 01 11 21 31 4G N DV C C7 4 L S 3 21 A 1 B 1 Y 2 A 2 B2 Y4 B4 A4 Y3 B3 A3 Y≥1≥1≥ 1 ≥11 4+ 5 V1 2 7邏 輯 電 平電 平 顯 示37 4 L S 3 2≥ 1( a ) 7 4 L S 3 2 引 腳 排 列 圖 ( b ) 或 門 邏 輯 功 能 測(cè) 試 接 線 圖二、或門電路 單元 2 集成邏輯門電路 A B Y0 00 11 01 174LS32是四 2輸入或門電路 ， 圖 (a)為其引腳排列圖 。 測(cè)試其邏輯功能的接線方法如圖(b)所示 。 將測(cè)試結(jié)果記錄在表中 ， 判斷是否滿足 Y=A+B的邏輯功能 。 真值表 單元 2 集成邏輯門電路 三、非門電路 （ a ） 7 4 L S 0 4 引 腳 排 列 圖 （ b ） 非 門 邏 輯 功 能 測(cè) 試 接 線 圖12 3 45 6 7891 01 11 21 31 4G N DVC C7 4 L S 0 41 A 1 Y 2 A 2 Y 3 A3 Y6 A 6 Y 5 A 5 Y4 A4 Y1 1 11111 4+5 V17邏 輯 電 平電 平 顯 示27 4 L S 0 41單元 2 集成邏輯門電路 A Y0174LS04是六反相器，引腳排列如圖 (a)所示，測(cè)試其邏輯功能的接線方法如圖 (b)所示。 將測(cè)試結(jié)果記錄在表中，判斷是否滿足的其邏輯功能 。 真值表 單元 2 集成邏輯門電路 （ a ） 7 4 L S 0 0 引 腳 排 列 圖 （ b ） 與 非 門 邏 輯 功 能 測(cè) 試 接 線 圖1 41 2 7amp。邏 輯 電 平312 3 45 6 7891 01 11 21 31 4G N DVC Camp。amp。amp。amp。1 A 1 B 1 Y 2 A2 B2 Y4 B 4 A 4 Y 3 B3 A3 Y7 4 L S 0 0+ 5 V四、與非門電路 單元 2 集成邏輯門電路 A B Y0 00 11 01 1 74LS00是四 2輸入與非門電路，如圖 (a)所示為其引腳排列圖，測(cè)試其邏輯功能的接線方法如圖 (b)所示。 將測(cè)試結(jié)果記錄在表中，判斷是否滿足的其邏輯功能。 真值表 單元 2 集成邏輯門電路 74LS20是雙 4輸入與非門電路，引腳排列如圖 (a)所示，測(cè)試其邏輯功能的接線方法如圖 (b)所示。將測(cè)試結(jié)果記錄在表中，判斷是否滿足其邏輯功能。 A B C Y0 0 0010110010 0 00 0 10 0 10 1 00 1 01 1 11 1 11 0 0010110011 0 01 0 11 0 11 1 01 1 01 1 11 1 1D單元 2 集成邏輯門電路 1 2 3 4 5 6 7891 01 11 21 31 4G N DVC Camp。amp。1 A 1 B N C 1 C 1 Y2 D 2 C N C 2 B2 A2 Y1 D1 4427邏 輯 電 平電 平 顯 示17 4 L S 2 05amp。6+ 5 V（ a ） 7 4 L S 2 0 引 腳 排 列 圖 （ b ） 與 非 門 邏 輯 功 能 測(cè) 試 接 線 圖單元 2 集成邏輯門電路 A B1 41 2 7amp。邏 輯 電 平37 4 L S 0 0+ 5 V1 k H z5 V單元 2 集成邏輯門電路 12 3 45 6 7891 01 11 21 31 4G N DVC C1 Y4 A3 B2 Y 2 B4 Y4 B1 B3 Y1 A3 A2 A≥ 1≥ 1≥ 1≥ 11 432 7邏 輯 電 平電 平 顯 示17 4 L S 0 2≥ 1+ 5 V（ a ） 7 4 L S 0 2 引 腳 排 列 圖 （ b ） 或 非 門 邏 輯 功 能 測(cè) 試 接 線 圖五、或非門電路 單元 2 集成邏輯門電路 A B Y0 00 11 01 1 74LS02是四 2輸入或非門電路 ， 其引腳排列如圖 (a)，測(cè)試其邏輯功能的接線方法
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1