fpgacpld結(jié)構(gòu)與應(yīng)用(已修改)
2025-05-08 08:47 本頁面
【正文】 EDA 技術(shù)實用教程第 3 章 FPGA/CPLD 結(jié)構(gòu)與應(yīng)用 概 述 KX康芯科技基本門 組合電路 時序電路 圖 31 基本 PLD器件的原理結(jié)構(gòu)圖 KX康芯科技 概 述 可編程邏輯器件的發(fā)展歷程 PROM (Programmable Read Only Memory)PLA (Programmable Logic Array)PAL (Programmable Array Logic)GAL (Generic Array Logic)EPLD CPLDFPGAKX康芯科技 概 述 可編程邏輯器件的分類 圖 32 PLD按集成度分類 KX康芯科技 簡單可編程邏輯器件原理 電路符號表示 圖 33 常用邏輯門符號與現(xiàn)有國標(biāo)符號的對照 KX康芯科技 簡單可編程邏輯器件原理 電路符號表示 圖 34 PLD的互補(bǔ)緩沖器 圖 35 PLD的互補(bǔ)輸入 圖 36 PLD中與陣列表示 KX康芯科技 簡單可編程邏輯器件原理 電路符號表示 圖 37 PLD中或陣列的表示 圖 38 陣列線連接表示 KX康芯科技 簡單可編程邏輯器件原理 PROM 圖 39 PROM基本結(jié)構(gòu) KX康芯科技 簡單可編程邏輯器件原理 PROM 圖 310 PROM的邏輯陣列結(jié)構(gòu) KX康芯科技 簡單可編程邏輯器件原理 PROM 圖 311 PROM表達(dá)的 PLD陣列圖 KX康芯科技 簡單可編程邏輯器件原理 PROM 圖 312 用 PROM完成半加器邏輯陣列 KX康芯科技 簡單可編程邏輯器件原理 PLA 圖 313 PLA邏輯陣列示意圖 KX康芯科技 簡單可編程邏輯器件原理 PLA 圖 314 PLA與 PROM的比較 KX康芯科技 簡單可編程邏輯器件原理 PAL 圖 316 PAL的常用表示 圖 315 PAL結(jié)構(gòu)KX康芯科技圖 317 一種 PAL16V8的部分結(jié)構(gòu)圖 KX康芯科技圖 315 PAL結(jié)構(gòu) GAL KX康芯
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1