常用fpgacpld四種設(shè)計技巧(已修改)
2025-05-23 19:50 本頁面
【正文】 常用 FPGA CPLD 四種設(shè)計技巧 常用 FPGA/CPLD 四種設(shè)計技巧 2021 年 05 月 26 日星期三 20： 33 常用FPGA/CPLD 四種設(shè)計技巧 作者：誠， Lattice Semiconductor，吳蕾，高級工 FPGA/CPLD 的設(shè)計思想與技巧是一個非常大的話題，本文僅介紹一些常用的設(shè)計思想與技巧，包括乒乓球操作、串并轉(zhuǎn)換、流水線操作和數(shù)據(jù)接口的同步方法。希望本文能引起工程師們的注意，如果能有意識地利用這些原則指導(dǎo)日后的設(shè)計工作，將取得事半功倍的效果！ 乒乓操作 乒乓操作 是一個常常應(yīng)用于數(shù)據(jù)流控制的處理技巧，典型的乒乓操作方法如圖 1所示。 乒乓操作的處理流程為：輸入數(shù)據(jù)流通過 輸入數(shù)據(jù)選擇單元 將數(shù)據(jù)流等時分配到兩個數(shù)據(jù)緩沖區(qū)，數(shù)據(jù)緩沖模塊可以為任何存儲模塊，比較常用的存儲單元為雙口 RAM(DPRAM)、單口 RAM(SPRAM)、 FIFO 等。在第一個緩沖周期，將輸入的數(shù)據(jù)流緩存到 數(shù)據(jù)緩沖模塊 1；在第 2 個緩沖周期，通過 輸入數(shù)據(jù)選擇單元 的切換，將輸入的數(shù)據(jù)流緩存到 數(shù)據(jù)緩沖模塊 2，同時將 數(shù)據(jù)緩沖模塊 1緩存的第 1個周期數(shù)據(jù)通過 輸入數(shù)據(jù)選擇單元 的選擇，送到 數(shù)據(jù)流 運算處理模塊 進(jìn)行運算處理；在第 3個緩沖周期通過 輸入數(shù)據(jù)選擇單元 的再次切換，將輸入的數(shù)據(jù)流緩存到 數(shù)據(jù)緩沖模塊 1，同時將 數(shù)據(jù)緩沖模塊 2緩存的第 2 個周期的數(shù)據(jù)通過 輸入數(shù)據(jù)選擇單元 切換，送到 數(shù)據(jù)流運算處理模塊 進(jìn)行運算處理。如此循環(huán)。 乒乓操作的最大特點是通過 輸入數(shù)據(jù)選擇單元 和 輸出數(shù)據(jù)選擇單元 按節(jié)拍、相互配合的切換，將經(jīng)過緩沖的數(shù)據(jù)流沒有停頓地送到 數(shù)據(jù)流運算處理模塊 進(jìn)行運算與處理。把乒乓操作模塊當(dāng)做一個整體，站在這個模塊的兩端看數(shù)據(jù)，輸入數(shù)據(jù)流和輸出數(shù)據(jù)流都是連續(xù)不斷的，沒有任何停頓 ，因此非常適合對數(shù)據(jù)流進(jìn)行流水線式處理。所以乒乓操作常常應(yīng)用于流水線式算法，完成數(shù)據(jù)的無縫緩沖與處理。 乒乓操作的第二個優(yōu)點是可以節(jié)約緩沖區(qū)空間。比如在 WCDMA 基帶應(yīng)用中，1個幀是由 15個時隙組成的，有時需要將 1 整幀的數(shù)據(jù)延時一個時隙后處理，比較直接的辦法是將這幀數(shù)據(jù)緩存起來，然后延時 1個時隙進(jìn)行處理。這時緩沖區(qū)的長度是 1整幀數(shù)據(jù)長，假設(shè)數(shù)據(jù)速率是 ， 1幀長 10ms，則此時需要緩沖區(qū)長度是 38400 位。如果采用乒乓操作，只需定義兩個能緩沖 1個時隙數(shù)據(jù)的 RAM(單口 RAM即可 )。當(dāng)向一塊 RAM 寫數(shù)據(jù)的時候，從另一塊 RAM 讀數(shù)據(jù)，然后送到處理單元處理，此時每塊 RAM 的容量僅需 2560 位即可， 2塊RAM加起來也只有 5120位的容量。 另外，巧妙運用乒乓操作還可以達(dá)到用低速模塊處理高速數(shù)據(jù)流的效果。如圖 2所示，數(shù)據(jù)緩沖模塊采用了雙口 RAM，并在 DPRAM 后引入了一級數(shù)據(jù)預(yù)處理模塊，這個數(shù)據(jù)預(yù)處理可以根據(jù)需要的各種數(shù)據(jù)運算，比如在 WCDMA 設(shè)計中，對輸入數(shù)據(jù)流的解擴、解擾、去旋轉(zhuǎn)等。假設(shè)端口 A 的輸入數(shù)據(jù)流的速率為 100Mbps，乒乓操作的緩沖周期是 10ms。以下分析各個節(jié)點端口的數(shù)據(jù)速率。 A 端口處輸入 數(shù)據(jù)流速率為 100Mbps，在第 1個緩沖周期 10ms 內(nèi)，通過 輸入數(shù)據(jù)選擇單元 ，從 B1 到達(dá) DPRAM1。 B1的數(shù)據(jù)速率也是 100Mbps， DPRAM1 要在 10ms 內(nèi)寫入 1Mb 數(shù)據(jù)。同理，在第 2個 10ms，數(shù)據(jù)流被切換到 DPRAM2，端口 B2 的數(shù)據(jù)速率也是 100Mbps， DPRAM2 在第 2個 10ms被寫入 1Mb數(shù)據(jù)。在第3個 10ms，數(shù)據(jù)流又切換到 DPRAM1， DPRAM1 被寫入 1Mb 數(shù)據(jù)。 仔細(xì)分析就會發(fā)現(xiàn)到第 3個緩沖周期時，留給 DPRAM1 讀取數(shù)據(jù)并送到 數(shù)據(jù)預(yù)處理模塊 1的時間一共是 20ms。有的工程 師困惑于 DPRAM1 的讀數(shù)時間為什么是 20ms，這個時間是這樣得來的：首先，在在第 2個緩沖周期向 DPRAM2寫數(shù)據(jù)的 10ms 內(nèi)， DPRAM1 可以進(jìn)行讀操作；另外，在第 1個緩沖周期的第 5 ms起 (絕對時間為 5ms時刻 )， DPRAM1 就可以一邊向 500K 以后的地址寫數(shù)據(jù)，一邊從地址 0讀數(shù)，到達(dá) 10ms 時， DPRAM1 剛好寫完了 1Mb 數(shù)據(jù)，并且讀了500K 數(shù)據(jù)，這個緩沖時
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1