華為fpga設計流程指南詳介(已修改)
2025-04-20 13:52 本頁面
【正文】 華為FPGA設計流程指南詳介作者：日期：FPGA設計流程指南前言 本部門所承擔的FPGA設計任務主要是兩方面的作用：系統(tǒng)的原型實現(xiàn)和ASIC的原型驗證。編寫本流程的目的是：l 在于規(guī)范整個設計流程，實現(xiàn)開發(fā)的合理性、一致性、高效性。l 形成風格良好和完整的文檔。l 實現(xiàn)在FPGA不同廠家之間以及從FPGA到ASIC的順利移植。l 便于新員工快速掌握本部門FPGA的設計流程。由于目前所用到的FPGA器件以Altera的為主，所以下面的例子也以Altera為例，工具組合為 modelsim + LeonardoSpectrum/FPGACompilerII + Quartus，但原則和方法對于其他廠家和工具也是基本適用的。 目 錄1. 基于HDL的FPGA設計流程概述 1 設計流程圖 1 關鍵步驟的實現(xiàn) 2 功能仿真 2 邏輯綜合 2 前仿真 3 布局布線 3 后仿真（時序仿真） 42. Verilog HDL設計 4 編程風格（Coding Style）要求 4 文件 4 大小寫 5 標識符 5 參數(shù)化設計 5 空行和空格 5 對齊和縮進 5 注釋 5 參考C語言的資料 5 可視化設計方法 6 可綜合設計 6 設計目錄 63. 邏輯仿真 6 測試程序（test bench） 7 使用預編譯庫 74. 邏輯綜合 8 邏輯綜合的一些原則 8 關于LeonardoSpectrum 8 大規(guī)模設計的綜合 8 必須重視工具產生的警告信息 8 調用模塊的黑盒子（Black box）方法 8參考 10修訂紀錄 101. 基于HDL的FPGA設計流程概述 設計流程圖（1）設計定義（2）HDL實現(xiàn)邏輯仿真器（3）功能仿真邏輯綜合器（4）邏輯綜合邏輯仿真器（5）前仿真FPGA廠家工具（6）布局布線（8）靜態(tài)時序分析邏輯仿真器（7）后仿真（9）在系統(tǒng)測試說明：l 邏輯仿真器主要指modelsim，VerilogXL等。l 邏輯綜合器主要指LeonardoSpectrum、Synplify、FPGA Express/FPGA Compiler等。l FPGA廠家工具指的是如Altera的Max+PlusII、QuartusII，Xilinx的Foundation、Allianc
公司管理相關推薦
鄂ICP備17016276號-1