【正文】 1 第 7章 常用數(shù)字接口電路 2 主要內(nèi)容： 掌握二種可編程接口芯片的應(yīng)用 了解串行通信的一般概念 3 接口電路概述 ? CPU與外設(shè)之間信息交換的通道 ? 信息緩沖 、 信息變換 、 電平轉(zhuǎn)換 、 聯(lián)絡(luò)控制 ? 分類： ? 8086系統(tǒng)中最常用的數(shù)字接口電路芯片： –825 825 8250 功能 傳送方式 傳送的信息類型 輸入接口 并行接口 數(shù)字量的輸入 /輸出接口 輸出接口 串行接口 模擬量的輸入 /輸出接口 4 可編程定時(shí) /計(jì)數(shù)器 8253 掌握 : ? 引線功能及計(jì)數(shù)啟動(dòng)方法 ? 6種工作方式及其輸出波形 ? 8253的使用 : – 芯片與系統(tǒng)的連接 – 芯片的初始化編程 5 定時(shí) /計(jì)數(shù)器的用途 ?可以實(shí)現(xiàn)定時(shí)與計(jì)數(shù)兩個(gè)功能，可用于 –系統(tǒng)時(shí)鐘 –DRAM刷新定時(shí) –定時(shí)采樣 –實(shí)時(shí)控制 –脈沖的計(jì)數(shù) – 。 6 如何實(shí)現(xiàn)定時(shí)？ ?軟件方法：用一段程序?qū)崿F(xiàn)延時(shí) ? 利用 程序循環(huán) 延遲指定的時(shí)間 ? 缺點(diǎn)： CPU占用率？延時(shí)精度？兼容？ ?硬件方法：定時(shí) /計(jì)數(shù)器電路 ? 利用 脈沖計(jì)數(shù) 在設(shè)定的時(shí)間輸出定時(shí)信號(hào) ● 8253是一種硬件定時(shí) /計(jì)數(shù)器芯片 7 一、外部引線及內(nèi)部結(jié)構(gòu) ?8253概貌 –3個(gè) 16位的定時(shí) /計(jì)數(shù)器（通道） –24引腳雙列直插式 –最高計(jì)數(shù)頻率 2MHz –TTL電平兼容 –單電源 +5V供電 8 外部引線及內(nèi)部結(jié)構(gòu) DB D7D0 8253 A1 A0 WR RD CS 通道 2 通道 1 通道 0 CLK0 GATE0 OUT0 CLK1 GATE1 OUT1 CLK1 GATE1 OUT1 A1 A0 IOW IOR 片選信號(hào) 9 外部引線及內(nèi)部結(jié)構(gòu) 連接 系統(tǒng)端 的主要引線： ?D7～ D0 ?CS ?RD ?WR ?A1， A0 – 用于選擇四個(gè)編址部件之一 引線結(jié)構(gòu) A1 A0 選 擇 0 0 計(jì)數(shù)通道 0 0 1 計(jì)數(shù)通道 1 1 0 計(jì)數(shù)通道 2 1 1 控制寄存器 10 外部引線及內(nèi)部結(jié)構(gòu) 計(jì)數(shù)通道 的主要引線 （每通道均相同）： ?CLKn 時(shí)鐘脈沖輸入， 計(jì)數(shù)器的計(jì)時(shí)基準(zhǔn)。 ?GATEn 門控信號(hào)輸入， 控制計(jì)數(shù)器的啟停。 ?OUTn 計(jì)數(shù)器輸出 信號(hào)，不同工作方式下 產(chǎn)生不同波形。 （ n = 0～ 2） 11 8253的內(nèi)部結(jié)構(gòu) W RA0A1C S數(shù) 據(jù)總 線 緩沖 器讀 / 寫邏 輯控 制寄 存 器計(jì) 數(shù) 器0計(jì) 數(shù) 器1計(jì) 數(shù) 器2G A T E1D0D7~R DC L K1O U T1C L K2G A T E2O U T2C L K0G A T E0O U T0片內(nèi)總線編址部件 0 編址部件 1 編址部件 2 編址部件 3 12 編程結(jié)構(gòu) —程序員的觀點(diǎn) ? 計(jì)數(shù)器 (3個(gè) )—— 包括 ? 控制寄存器 —— 存放控制命令字（只寫） ? 占用 4個(gè)地址 — 3個(gè)計(jì)數(shù)器， 1個(gè)控制寄存器 16位初值寄存器 16位計(jì)數(shù)寄存器 （減法計(jì)數(shù)器） 13 定時(shí) /計(jì)數(shù)的工作過程 1. 設(shè)置 8253的工作方式 2. 設(shè)置計(jì)數(shù)初值到初值寄存器 3. 第一個(gè) CLK信號(hào)使初值寄存器的內(nèi)容置入 計(jì)數(shù)寄存器 4. 以后每來一個(gè) CLK信號(hào)，計(jì)數(shù)寄存器減 1 5. 減到 0時(shí)， OUT端輸出一特殊波形的信號(hào) 注：以上計(jì)數(shù)過程中還受到 GATE信號(hào)的控制 14 二、計(jì)數(shù)啟動(dòng)方式 軟件啟動(dòng)過程 硬件啟動(dòng)過程 GATE端保持為高電平 寫入計(jì)數(shù)初值 后的第 2個(gè) CLK脈沖的下降沿開始計(jì)數(shù) GATE端有一個(gè)上升沿 對(duì)應(yīng) CLK脈沖的下降沿開始計(jì)數(shù) 程序指令啟動(dòng) ———— 軟件啟動(dòng) 外部電路信號(hào)啟動(dòng) —— 硬件啟動(dòng) 15 三、工作方式 ? 方式 0—— 計(jì)數(shù)結(jié)束中斷 ? 方式 1—— 可重復(fù)觸發(fā)的單穩(wěn)態(tài)觸發(fā)器 ? 方式 2—— 頻率發(fā)生器 ? 方式 3—— 方波發(fā)生器 ? 方式 4—— 軟件觸發(fā)選通 ? 方式 5—— 硬件觸發(fā)選通 16 工作方式 方式 0 方式 1 軟件啟動(dòng)，不自動(dòng)重復(fù)計(jì)數(shù)。 裝入初值后 OUT端變低電平， 計(jì)數(shù)結(jié)束 OUT輸出高電平。 硬件啟動(dòng)，不自動(dòng)重復(fù)計(jì)數(shù)。 裝入初值后 OUT端變高電平，計(jì)數(shù)開始 OUT端變?yōu)榈碗娖?，?jì)數(shù)結(jié)束后又變高。 工作波形 (計(jì)數(shù)結(jié)束中斷 ) (單穩(wěn)態(tài)觸發(fā)器 ) 17 工作方式 方式 2 方式 3 軟、硬件啟動(dòng)， 自動(dòng)重復(fù)計(jì)數(shù) 。 裝入初值后 OUT端變高電平，計(jì)數(shù)到最后一個(gè) CLK時(shí) OUT輸出負(fù)脈沖，并連續(xù)重復(fù)此過程。 軟、硬件啟動(dòng)， 自動(dòng)重復(fù)計(jì)數(shù) 。 裝入初值后 OUT端變高電平， 然后 OUT連續(xù)輸出對(duì)稱方波： 工作波形 (頻率發(fā)生器 ) (方波發(fā)生器 ) 前 N/2或（ N+1） /2 個(gè) CLK， OUT為高，后 N/2或（ N1） /2 個(gè) CLK， OUT為低。 18 工作方式 方式 4 方式 5 軟件啟動(dòng)，不自動(dòng)重復(fù)計(jì)數(shù)。 裝入初值后輸出端變高電平， 計(jì)數(shù)結(jié)束輸出一個(gè) CLK寬度的負(fù)脈沖 硬件啟動(dòng)，不自動(dòng)重復(fù)計(jì)數(shù)。 OUT端波形與方式 4相同 (軟件觸發(fā)選通 ) (硬件觸發(fā)選通 ) 工作波形 19 各種工作方式特點(diǎn) ? 方式 0（計(jì)數(shù)結(jié)束中斷） –計(jì)數(shù)過程中， GATE端應(yīng)保持 高電平 。 –每寫入一次初值計(jì)數(shù)一個(gè)周期，然后停止計(jì)數(shù)。 –OUT端輸出是一個(gè)約 (N+1)TCLK寬度的負(fù)脈沖。 –計(jì)數(shù)過程中可隨時(shí)修改初值重新開始計(jì)數(shù)。 ? 方式 1（單穩(wěn)態(tài)觸發(fā)器） –門控信號(hào) GATE端的跳變觸發(fā)計(jì)數(shù)，可重復(fù)觸發(fā)。 –若下一次 GATE上升沿提前到達(dá)，則 OUT端負(fù)脈沖拉寬為兩次計(jì)數(shù)過程之和。 –計(jì)數(shù)過程中寫入新初值不影響本次計(jì)數(shù)。 20 各種工作方式特點(diǎn) ? 方式 2（頻率發(fā)生器） –GATE為計(jì)數(shù)的控制信號(hào)： GATE變低計(jì)數(shù)停止，再變高時(shí)的下一個(gè) CLK下降沿，從初值開始重新計(jì)數(shù)。 –每個(gè)計(jì)數(shù)周期結(jié)束時(shí)（減到 1時(shí)）， OUT端輸出一個(gè)TCLK寬度的負(fù)脈沖。 –計(jì)數(shù)過程 自動(dòng)重復(fù) 進(jìn)行。 –計(jì)數(shù)過程中修改初值不影響本輪計(jì)數(shù)過程。 ? 方式 3（方波發(fā)生器） –OUT輸出方波，前半周期為高，后半周期為低。 –計(jì)數(shù)過程中修改初值不影響 本半輪 計(jì)數(shù)過程。 –其余的與方式 2 類似。 21 各種工作方式特點(diǎn) ? 方式 4（軟件觸發(fā)選通） – 計(jì)數(shù)過程中， GATE端應(yīng)保持 高電平 。 – 每寫入一次初值，計(jì)數(shù)一個(gè)周期，然后停止計(jì)數(shù)。 – 每個(gè)計(jì)數(shù)周期結(jié)束時(shí)（減到 0時(shí)）， OUT端輸出一個(gè) TCLK寬度的負(fù)脈沖。 – 計(jì)數(shù)過程中修改初值不影響本輪計(jì)數(shù)過程。 ? 方式 5（硬件觸發(fā)選通） – 寫入初值時(shí)， GATE端應(yīng)保持 低電平 。 – GATE每出現(xiàn)一次正脈沖，計(jì)數(shù)一個(gè)周期，然后停止計(jì)數(shù)。 – 每個(gè)計(jì)數(shù)周期結(jié)束時(shí)（減到 0時(shí)）， OUT端輸出一個(gè) TCLK寬度的負(fù)脈沖。 – 計(jì)數(shù)過程中修改初值不影響本輪計(jì)數(shù)過程。 22 8253工作方式一覽表 工作方式一覽表 23 四、控制字 ? 用于確定各計(jì)數(shù)器的工作方式。 ? 8253必須先 初始化 才能正常工作。 ? 每個(gè)計(jì)數(shù)器都必須初始化一次。 ? CPU通過 OUT指令把控制字寫入控制寄存器 。 格 式 24 五、 8253的應(yīng)用 ? 與系統(tǒng)的連接 ? 設(shè)置工作方式 ? 置計(jì)數(shù)初值 編程 25 與系統(tǒng)的連接示意圖 CLK GATE OUT D0~D7 WR RD A1 A0 CS DB IOW IOR A1 A0 譯碼器 高位地址 A15A2 8253 共三組 8253占用 4個(gè)接口地址： ? 計(jì)數(shù)器 0 ? 計(jì)數(shù)器 1 ? 計(jì)數(shù)器 2 ? 控制寄存器 (決定 8253的基地址 ) 26 初始化程序流程 寫控制字 寫計(jì)數(shù)值低 8位 寫計(jì)數(shù)值高 8位 * 非必須 寫入順序： ? 可 按計(jì)數(shù)器分別寫入控制字和初值。 ? 也可先寫所