圖設(shè)計(jì)規(guī)則ppt課件(已修改)
2025-01-29 16:59 本頁面
【正文】 華僑大學(xué)信息學(xué)院電子工程系廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室 IC工藝和版圖設(shè)計(jì) 第二章 版圖設(shè)計(jì)規(guī)則 主講：莫冰 Email： Copyright by Mo Bing 華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室 參考文獻(xiàn) 1 . Alan Hastings著 . 張為 譯 . 模擬電路版 圖的藝術(shù) .第二版 . 電子工業(yè)出版社 . CH23 2 . Baker著 . 陳中建 譯 . CMOS電路 設(shè)計(jì)布局與仿真 . 第一版 . 機(jī)械工業(yè)出版社 . CH24 3 . Michael Quirk 著 . 韓鄭生 譯 . 半導(dǎo)體制 造技術(shù) . 第一版 . 電子工業(yè)出版社 . CH CH9 4 . CSMC DPTM Mixed Signal Technology Technology Topological Design Rule Copyright by Mo Bing 華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室 本章主要內(nèi)容 版圖層次定義 版圖設(shè)計(jì)規(guī)則 簡單反相器版圖 Layout Copyright by Mo Bing 華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室 版圖層次定義 Layout TO TB PT BC PS ND PD 1. 有源區(qū) 3. 場注入 4. 正常 Vth溝道注入 5. 低 Vth NMOS溝道注入 6. 低 VthPMOS溝道注入 7. 耗盡型 NMOS溝道注入 8. 耗盡型 PMOS溝道注入 Active NWell LVN LVP VDN VDP Copyright by Mo Bing 華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室 版圖層次定義 Layout NPN 基區(qū)注入 /漏 /漏 Pbase Poly1 N+ P+ ROM High Res Poly2 Contact BA GT SN SP RO IM PC W1 Copyright by Mo Bing 華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室 版圖層次定義 Layout 17. 金屬 1 M2接觸孔 19. 金屬 2 20. M2和 M3接觸孔 21. 金屬 3 22. 焊盤 PAD Metal1 VIA1 Metal2 VIA2 Metal3 PAD A1 W1 A2 W3 A3 CP Copyright by Mo Bing 華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室 版圖層次定義 Nwell 有源區(qū) 多晶硅 1 多晶硅 2 多晶硅 2阻擋層 ?N ?N阱阱 ? 有源區(qū)（薄氧區(qū)） ?多晶硅 1（ Poly1） . ? 多晶硅 2（ Poly2） ? 多晶硅 2摻雜阻擋層 版圖層次定義 如果制造集成電路的硅片摻雜了磷等施主雜質(zhì)，則 該類型的硅片稱為 n型硅； 如果摻雜了硼等受主雜質(zhì)，則該類型的硅片稱為 p 型硅。 在制作 CMOS集成電路時， N溝 MOSFET（簡稱 NMOS）直接制作在 p襯底上； P溝 MOSFET（簡稱 PMOS）需要制作在 N阱上。 源 p + 源 n + 漏 n + 漏 p + 柵 柵 n阱 p襯底 nmos 華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室 p襯底 pmos Copyright by Mo Bing NWell Copyright by Mo Bing 華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室 版圖層次定義 實(shí)際上制造集成電路前，有些 CMOS工藝需要 先在硅片上生長一層外延層，以減少閂鎖效應(yīng)的影 響（該效應(yīng)將在以后詳細(xì)介紹）。 習(xí)慣上我們把外延層和原來的襯底都稱作襯 底。使用 p襯底 n阱的工藝稱為 N阱工藝。使用 n襯 底 p阱的工藝稱 P阱工藝。 現(xiàn)代工藝出于犧牲 PMOS性能來優(yōu)化 NMOS 性能，所以大多數(shù)工藝都是 N阱工藝。 現(xiàn)代工藝中也有同時使用 N阱和 P阱的工藝， 稱為雙阱工藝。 NWell Copyright by Mo Bing 華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室 版圖層次定義 N阱和 P襯底構(gòu)成寄生二極管，在 CMOS電路中襯 底通常接最低電平，確 保二極管處于反偏。理想情況 下，從襯底流出的電流為 0. NWell Copyright by Mo Bing 華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室 版圖層次定義 N阱作用： PMOS。 ，電阻率較高， 可以用于制造 電阻，稱為阱電阻。 ，也可以用于制造寄 生 PNP管（縱向 PNP）。 （注：具體如何制造電阻、二極管、雙極管將 在后面專門的章節(jié)進(jìn)行介紹。） NWell 未曝光區(qū) Copyright by Mo Bing 華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室 版圖層次定義 硅片涂膠后，通過 N阱掩膜板，將硅片放在光線下， 并進(jìn)一步通過顯影去掉被光照的光刻膠。 極紫外線 不透光區(qū) 透光區(qū) 掩膜版 曝光區(qū) 襯底 NWell Copyright by Mo Bing 華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室 版圖層次定義 接著將硅片暴露在施主原子下，施主雜質(zhì)會被光刻 膠阻擋住，同時也能通過光刻膠上的開孔擴(kuò)散到開孔區(qū) 域的硅片中。 SiO2 P襯底 不透光區(qū) 透光區(qū) 掩膜版 NWell Copyright by Mo Bing 華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室 版圖層次定義 擴(kuò)散到一定時間后， N阱的深度達(dá)到工藝期 望 值。需要注意的是：施主雜質(zhì)不僅會沿垂直硅片的 方向擴(kuò)散（縱向擴(kuò)散）；還會在硅片中間向四周擴(kuò) 散（橫向擴(kuò)散）。 （記住這一特性，這和以后的 N阱設(shè)計(jì)規(guī)則有密切關(guān)系） NWell NWell Nwell Copyright by Mo Bing 版圖層次定義
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1