基于fpga的高斯白噪聲發(fā)生器設(shè)計(jì)畢業(yè)設(shè)計(jì)畢業(yè)論文(已修改)
2025-01-28 13:28 本頁面
【正文】 基于FPGA的高斯白噪聲發(fā)生器設(shè)計(jì)本文設(shè)計(jì)的高斯白噪聲發(fā)生器采用FPGA的方式實(shí)現(xiàn)，輸出的基帶白噪聲帶寬可調(diào)，范圍為1～66 MHz，步進(jìn)3 MHz，幅度8位可調(diào)，同時(shí)可產(chǎn)生正弦波、三角波、鋸齒波、方波等函數(shù)波，通過更改現(xiàn)場可編程器件的配置波形數(shù)據(jù)也可產(chǎn)生其他復(fù)雜函數(shù)波形。0 引 言 現(xiàn)代通訊電子設(shè)備的抗干擾測試已經(jīng)成為必須的測試項(xiàng)目，主要的干擾類型為噪聲干擾。在通信信道測試和電子對抗領(lǐng)域里，噪聲始終是最基本、最常用的干擾源之一。如何產(chǎn)生穩(wěn)定和精確的噪聲信號已經(jīng)成為一個重要的研究領(lǐng)域。其中，帶限白噪聲信號時(shí)間相關(guān)性小，目前應(yīng)用最廣泛?，F(xiàn)有的硬件高斯白噪聲發(fā)生器通常分為物理噪聲發(fā)生器和數(shù)字噪聲發(fā)生器兩類，數(shù)字噪聲發(fā)生器雖然沒有物理噪聲發(fā)生器的精度高，但是實(shí)現(xiàn)電路較為簡單，易于應(yīng)用?！ PGA技術(shù)的發(fā)展，提高了硬件噪聲發(fā)生器的速度和性能，相比基于軟件實(shí)現(xiàn)的噪聲發(fā)生器，展現(xiàn)出更大的優(yōu)勢。本文設(shè)計(jì)的高斯白噪聲發(fā)生器采用FPGA的方式實(shí)現(xiàn)，輸出的基帶白噪聲帶寬可調(diào)，范圍為1～66 MHz，步進(jìn)3 MHz，幅度8位可調(diào)，同時(shí)可產(chǎn)生正弦波、三角波、鋸齒波、方波等函數(shù)波，通過更改現(xiàn)場可編程器件的配置波形數(shù)據(jù)也可產(chǎn)生其他復(fù)雜函數(shù)波形?！ 高斯白噪聲發(fā)生器原理 本文所述的高斯白噪聲發(fā)生器如圖1所示?！ 〔榭丛瓐D（大圖） 首先，在現(xiàn)場可編程門陣列(Field Programmable Gate Array，F(xiàn)PGA)平臺上以一個統(tǒng)一的時(shí)鐘速度(以后稱之為噪聲發(fā)生速度，即f0)生成高速m序列偽隨機(jī)碼流，對該序列進(jìn)行有限沖擊響應(yīng) (Finite Impulse Response，F(xiàn)
范文總結(jié)相關(guān)推薦
鄂ICP備17016276號-1