vhdl課程設(shè)計(jì)--四路搶答計(jì)時(shí)器設(shè)計(jì)(已修改)
2025-01-28 03:36 本頁(yè)面
【正文】 《 VHDL 語(yǔ)言》 課程設(shè)計(jì) 報(bào)告 四路搶答計(jì)時(shí)器 班級(jí) : 學(xué)號(hào) : 姓名 : 第 1 章 課程設(shè)計(jì) 概述 設(shè)計(jì)目的 本次設(shè)計(jì)的目的就是在掌握 MAX+plus II實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)的初步使用基礎(chǔ)上，了解并掌握 VHDL硬件描述語(yǔ)言的設(shè)計(jì)方法和思想， 使自己能將已學(xué)過(guò)的數(shù)字電子系統(tǒng)設(shè)計(jì)、 VHDL 程序設(shè)計(jì)等知識(shí)綜合運(yùn)用于電子系統(tǒng)的設(shè)計(jì)中，掌握運(yùn)用 VHDL 設(shè)計(jì)電子系統(tǒng)的流程和方法，加強(qiáng)和培養(yǎng)自己對(duì)電子系統(tǒng)的設(shè)計(jì)能力。 任務(wù)是通過(guò)二周的時(shí)間，基本掌握 EDA的基本方法，熟悉一種 EDA軟件（ MAX+plus II），并能利用 EDA軟件設(shè)計(jì)一個(gè)電子技術(shù)綜合問(wèn)題。通過(guò)學(xué)習(xí)的 VHDL語(yǔ)言結(jié)合電子電路的知識(shí)理論聯(lián)系實(shí)際，掌握所學(xué)的課程知識(shí)，學(xué)習(xí)基本單元電路的綜合設(shè)計(jì)應(yīng)用通過(guò)對(duì)四路搶答計(jì)時(shí)器的設(shè)計(jì)，鞏固和綜合運(yùn)用所學(xué)的課程，擺脫一維的思維模式，以多維并發(fā)的思路來(lái)完成 VHDL的程序設(shè)計(jì)。 目前市場(chǎng)上已有各種各樣的搶答器 , 但絕大多數(shù)是早期設(shè)計(jì)的 , 以模擬電路、數(shù)字電路或者模擬電路與數(shù)字電路相結(jié)合的產(chǎn)品。這部分搶答器已相當(dāng)成熟 , 但功能越多的電路相對(duì)來(lái)說(shuō)就越復(fù)雜 , 且成本偏高 , 故障高 , 顯示方式簡(jiǎn)單 ( 有的甚至沒(méi)有顯示電路 ) , 無(wú)法判斷提前搶按按鈕的行為 , 不便于電路升級(jí)換代。而與非門和非門后的反饋信號(hào)的高電平作為解鎖存，用 555定時(shí)器的模型來(lái)倒計(jì)時(shí)，同時(shí)以脈沖信號(hào)來(lái)控制加法器和減法器來(lái)控制搶答過(guò)程中的計(jì)分，應(yīng)用二極管和數(shù)碼顯示管為主要部件來(lái)設(shè)計(jì)掃描顯示器則降低了其復(fù)雜性、高故障性以及顯示方式簡(jiǎn)單的問(wèn)題。 通過(guò)課程設(shè)計(jì)深入理解 VHDL語(yǔ)言的精髓 和掌握運(yùn)用所學(xué)的知識(shí) ，達(dá)到課程設(shè)計(jì)的目標(biāo)。 設(shè)計(jì)內(nèi)容 通過(guò) VHDL 程序設(shè)計(jì)一個(gè) 4 人參加的智力競(jìng)賽搶答計(jì)時(shí)器，當(dāng)有某一參賽者首先按下?lián)尨痖_(kāi)關(guān)時(shí)，相應(yīng)顯示燈 亮并伴有聲響，此時(shí)搶答器不再接受其他輸入信號(hào)。 電路具有回答問(wèn)題時(shí)間控制功能。要求回答問(wèn)題時(shí)間小于等于 100s(顯示為0~99)，時(shí)間顯示采用倒計(jì)時(shí)方式。當(dāng)達(dá)到限定時(shí)間時(shí)，發(fā)出聲響以示警告。 要完成以上功能，所用的的程序分為七大模塊： 1. 實(shí)現(xiàn)按鍵搶答與復(fù)位的模塊 LXL； 2. 產(chǎn)生數(shù)碼管片選信號(hào)的模塊 SEL； 3. 能在任一選手按下按鍵后鎖存，鎖存的同時(shí)送出 ALM 信號(hào)，實(shí)現(xiàn)聲音提示的鎖存器模塊，命名為 LOCKB； 4. 將搶答的結(jié)果轉(zhuǎn)換為二進(jìn)制數(shù)的模塊 CH41A； 5. 對(duì)應(yīng)數(shù)碼片選信號(hào)，送出需要顯示的信號(hào)的模塊 CH31A； 6. 模塊 COUNT，它實(shí)現(xiàn)答題計(jì)時(shí)器的倒計(jì)時(shí)功能，在計(jì)滿 100s 后送出聲音提示； 7. 模塊 DISP，它是七段譯碼器，驅(qū)動(dòng)數(shù)碼管。 而所需的聲音提示功能需要利用上升沿觸發(fā)實(shí)現(xiàn)，即在 SOUND 的上升沿送出一個(gè)始終周期的高電平，接蜂鳴器可做聲音提示。 在該搶答器中，設(shè)置其為四路搶答，在任一選手按下按鍵后，鎖存器完成鎖存，對(duì)其余選手的請(qǐng)求能不做響應(yīng)，只有在主持人按下按鍵復(fù)位后才可以再次搶答。這個(gè)搶答器的搶答部分具有較高的靈活性，可以在不變動(dòng)很多代碼的基礎(chǔ)上將四路搶答器該為其他的如八路搶答器等，只是工作量加大而其中的原 理類似，不用大的改動(dòng)。而在倒計(jì)時(shí)模塊中，同樣存在著靈活多變的特點(diǎn)， 倒計(jì)時(shí)可以實(shí)現(xiàn) 100 秒，當(dāng)然也同樣可以實(shí)現(xiàn) 30 秒 或者其它。所以這個(gè)四路搶答計(jì)時(shí)器的靈活多變的特性就決定了它強(qiáng)大的 功能。 第 2 章 四路搶答計(jì)時(shí)器的 設(shè)計(jì)思想 四路搶答計(jì)時(shí)器的總體思想 利用 VHDL 設(shè)計(jì) 該四路 搶答 計(jì)時(shí) 器的各個(gè)模塊，并使用 MAX+plus II 對(duì) 各模塊 進(jìn)行仿真驗(yàn)證 。 該四路搶答計(jì)時(shí)器 的設(shè)計(jì) 分為 七 個(gè) 模塊： LXL 模塊、 SEL 模塊、 LOCKB模塊 、 CH41A 模塊 、 CH31A 模塊、 COUNT 模塊、 DISP 模塊 。 把各個(gè)模塊整 合后，通過(guò)電路的輸入輸出對(duì)應(yīng)關(guān)系連接起來(lái)。設(shè)計(jì)成一個(gè)有如下功能的搶答器： （ 1）具有第一搶答信號(hào)的鑒別鎖存功能。在主持人發(fā)出搶答指令后，若有參賽者按搶答器按鈕，則該組指示燈亮，顯示器顯示出搶答者的組別。同時(shí)電路處于自鎖狀態(tài)，使其他組的搶答器按鈕不起作用。 （ 2）具有 倒計(jì)時(shí) 功能。在初始狀態(tài)時(shí)，主持人可以設(shè)置答題時(shí)間的初始值。在主持人對(duì)搶答組別進(jìn)行確認(rèn)，并給出倒計(jì)時(shí)計(jì)數(shù)開(kāi)始信號(hào)以后，搶答者開(kāi)始回答問(wèn)題。此時(shí)，顯示器從初始值開(kāi)始計(jì)時(shí)，計(jì)至 0 時(shí)停止計(jì)數(shù)。 （ 3）具有計(jì)分功能。在初始狀態(tài)時(shí)，主持人可以給每組設(shè)置初始分 值。第三者組搶答完畢后，由主持人打分，答對(duì)一次加 10 分階段，錯(cuò)則減 10 分。 （ 4）掃描顯示功能。在初始狀態(tài)時(shí)，各組計(jì)分給出一個(gè)固定的值并將它掃描顯示在屏幕上，當(dāng)計(jì)分或者要顯示的數(shù)據(jù)發(fā)生變化時(shí)，再次掃描并顯示出來(lái)。 鑒別鎖存模塊的關(guān)鍵是準(zhǔn)確判斷出第一搶答者并將其鎖存，實(shí)
公司管理相關(guān)推薦
鄂ICP備17016276號(hào)-1