freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內容

eda實訓報告(已修改)

2025-10-18 08:06 本頁面
 

【正文】 北京聯(lián)合大學 實驗報告 課程名稱: EDA 實訓 學 院: 信息學院 專 業(yè): 電子信息科學與技術 班 級: xxxxxxxxxxxxxxxx 學 號: xxxxxxxxxxxxxxxxxxx 姓 名: xxxxxxxxxxxxxxx 成 績: 2020 年 1 月 4 日 引言 電子設計自動化( EDA, Electronic Design Automation)技術是微電子技術中的核心技術之一,是現(xiàn)代集成系統(tǒng)設計的重要方法。它是在計算機的輔助下完成電子產品設計方案的輸入、處理、仿真和下載的一種硬件設計技術。對于理工科類的大學生,學習和掌握 EDA 技術,是非常有必要的。 由于 EDA課程具有極強的工程實踐性,所以配合理論教學,同時開設了 EDA實驗課。為此筆者結合課堂教學的相關內容,編寫了這本實驗指導書。 本書提供了一系列由淺入深的 EDA 基本實驗項目和擴展實驗項目,包括基本數(shù)字邏輯實驗和數(shù)字系統(tǒng)實驗,計算機接口類實驗,自動控制類實驗以及應用類實驗。學生除完成教學內容規(guī)定的實驗外,還可自主選做難度較大的實驗。 通過這些實驗及 EDA 工具軟件 QuartusⅡ和 ModelSim 的使用,學生可在較短時間內掌握 EDA 技術的原理和方法,熟悉 EDA 設計的全過程,包括器件的選擇、邏輯設計、輸入、編譯、仿真以及器件的編程下載、在線校驗等環(huán)節(jié);同時有助于學生拓寬知識面 ,進一步深化對數(shù)字邏輯、計算機接口和通信以及可編程邏輯器件等知識的理解,綜合運用所學知識,熟練應用 EDA 技術進行 PLD 的設計與開發(fā),并能基于 PLD 自行設計、開發(fā)出復雜數(shù)字系統(tǒng)。 實驗一 熟悉 EDA 工具 Quartus II 實驗目的: 掌握 Quartus II 的使用方法 ( 1) 基于原理圖輸入的數(shù)字邏輯電路 Quartus II 設計 ( 2)基于 Verilog HDL 的數(shù)字邏輯電路 Quartus II 設計 ( 3)基于 LPM 可定制宏功能的數(shù)字邏輯電路 Quartus II 設計 實驗內容: ( 1)利用與非門設計同步 RS 觸發(fā)器 ( 2) 1 位全加器的 EDA 設計 ( 3)基于 Verilog HDL 的仿真實例――分頻器設計 ( 4)利用 m 序列產生程序 完成整個工程和仿真 . ( 5)應用 Quartus II 宏功能模塊元件 74283 設計 8 位并行加法器 實驗要求: 掌握 EDA 系統(tǒng)設計基本方法。 熟悉圖形邏輯輸入法 基本掌握電子系統(tǒng)常用模塊 VHDL 或 Verilog 硬件描述語言編程。 基本掌握 可編程邏輯器件集成開發(fā)環(huán)境軟件在數(shù)字系統(tǒng)設計中的應用。 了解功能仿真的方法、把 實驗結果寫成實驗報告。 實驗設備: 硬件實驗室, PC 機, EDA 實驗箱 實驗步驟 Quartus II 基本功能介紹 Altera174。 Quartus II 設計軟件提供完整的多平臺設計環(huán)境,能夠直接滿足特定設計需要,為可編程芯片系統(tǒng) (SOPC) 提供全面的設計環(huán)境。 QuartusII 軟件含有 FPGA 和 CPLD 設計所有階段的解決方案 EDA 工具設計流程 Quartus II 設計流程 軟件操作步驟見 《 FPGA 設計基礎》,王傳新編著,高等教育出版社, 2020 年出版。 基于原理圖輸入的數(shù)字邏輯電路 Quartus II 設計 實訓題 基于原理圖輸入 Quartus II 設計 ( 1)用 圖形法 設計 與非門設計同步 RS 觸發(fā)器 1 實驗目的: 掌握 Quartus II 的圖形輸入法和仿真過程 ( 1) 掌握圖形輸入法 ( 2) 熟悉 仿真方法 2 實驗內容: 用 圖形法 設計 與非門設計同步 RS 觸發(fā)器 3 實驗要求 掌握圖形邏輯輸入法;熟悉仿真方法 ;理解功能仿真的方法。 4 利用與非門設計同步 RS 觸發(fā)器 原理圖 5 仿真結果 ( 2) 完成 1 位全加器的 EDA 設計 1 實驗目的: 掌握 Quartus II 的圖形輸入法和仿真過程 ( 1) 掌握圖形輸入法 ( 2) 熟悉 仿真方法 2 實驗內容: 用 圖形法 設計 完成 1 位全加器的 EDA 設計 3 實驗要求 掌握圖形邏輯輸入法;熟悉仿真方法 ;理解功能仿真的方法。 4 完成 1 位 半 加器的 EDA 設計 原理圖 1 位全加器的 EDA 設計 5 仿真結果 基于 Verilog HDL 的數(shù)字邏輯電路 Quartus
點擊復制文檔內容
環(huán)評公示相關推薦
文庫吧 www.dybbs8.com
公安備案圖鄂ICP備17016276號-1