控制器設(shè)計(jì)word版(已修改)
2025-06-21 11:41 本頁(yè)面
【正文】 青島理工大學(xué) 實(shí) 驗(yàn) 報(bào) 告 實(shí)驗(yàn)課程： 計(jì)算機(jī)組成原理 I 實(shí)驗(yàn)日期： 2021 年 11 月 15 日 ， 交報(bào)告日期： 2021 年 12 月 2 日 ，成績(jī)： 實(shí)驗(yàn)地點(diǎn)：現(xiàn)代教育技術(shù)中心 101（計(jì)算機(jī) 實(shí)驗(yàn)室 ） 計(jì)算機(jī)工程 學(xué)院 ，計(jì)算機(jī)科學(xué)與技術(shù) 專業(yè) ， 班級(jí)： 計(jì)算 112 班 實(shí)驗(yàn)指導(dǎo)教師： 劉淑霞 批閱教師： 同組學(xué)生 姓名 任師鋒 秦世帥 學(xué)號(hào) 202107063 202107061 一、 實(shí)驗(yàn)課題 按照題目要求設(shè)計(jì) 計(jì)算機(jī)控制器的基本邏輯（不包括微操作信號(hào)產(chǎn)生電路），決定外部的端口（名稱、有效電平）和內(nèi)部各元件的連接，畫出系統(tǒng)框圖和邏輯圖，設(shè)計(jì)仿真數(shù)據(jù)，用 VHDL 編程和仿真。 實(shí)驗(yàn)內(nèi)容： 用層次結(jié)構(gòu)設(shè)計(jì)的方法設(shè)計(jì)控制器的指令部件。 下層元件的設(shè)計(jì)已經(jīng)在實(shí)驗(yàn) 3中完成。包括：程序計(jì)數(shù)器、指令寄存器、數(shù)據(jù)寄存器、地址寄存器、指令譯碼器等。本實(shí)驗(yàn)只需要做頂層設(shè)計(jì)。 頂層設(shè)計(jì) 功能要求： 具有控制器的部分基本功能，能夠控制取指令操作、控制訪存取數(shù)據(jù)操作、控制訪存存數(shù)據(jù)操作、指令譯碼 ，等。 取指令機(jī)器周期 ：把程序計(jì)數(shù)器的內(nèi)容送到地址 總線，延遲一段時(shí)間后把從存儲(chǔ)器中讀出的指令（通過(guò)數(shù)據(jù)總線讀入），送到指令寄存器；每取一個(gè)指令字程序計(jì)數(shù)器加 1。 取數(shù)據(jù)機(jī)器周期 ：把地址寄存器的內(nèi)容送到地址總線，延遲一段時(shí)間后把從存儲(chǔ)器中讀出的數(shù)據(jù)（通過(guò)數(shù)據(jù)總線）送到數(shù)據(jù)寄存器。 存數(shù)據(jù)機(jī)器周期 ：把地址寄存器的內(nèi)容送到地址總線，把數(shù)據(jù)寄存器中的數(shù)據(jù)送到數(shù)據(jù)總線，延遲一段時(shí)間后結(jié)束。 指令譯碼 ：假設(shè)操作碼在指令字的最高 3 位。 提示 1： 控制器內(nèi)部數(shù)據(jù)通路，可以是總線結(jié)構(gòu)，也可以是直接連接結(jié)構(gòu)。 提示 2： 控制器與系統(tǒng)總線的連接方法，有兩種結(jié)構(gòu)可以考慮： ① 程序計(jì)數(shù)器、指令寄存器、數(shù)據(jù)寄存器、地址寄存器都與系統(tǒng)總線有直接連接。 ② 只有數(shù)據(jù)寄存器和地址寄存器與系統(tǒng)總線連接。程序計(jì)數(shù)器和指令寄存器不與系統(tǒng)總線連接。程序計(jì)數(shù)器內(nèi)容必須先送到地址寄存器，然后才能到地址總線。從存儲(chǔ)器中讀出的指令必須先送到數(shù)據(jù)寄存器，然后才能到指令寄存器。 仿真 設(shè)計(jì)仿真波形數(shù)據(jù)， 模擬取指令、訪存取數(shù)據(jù)、訪存存數(shù)據(jù)等操作。要考慮到所有可能的情況。在實(shí)驗(yàn)報(bào)告中必須清楚說(shuō)明仿真波形數(shù)據(jù)是怎樣設(shè)計(jì)的。 二、 邏輯設(shè)計(jì) 控制器系統(tǒng)框圖 端口說(shuō)明： Loadq,loadd:數(shù)據(jù)寄存器的同步置數(shù)端口 Loada:地址寄存器的同步置數(shù)端口 Loadi:指令寄存器的同步置數(shù) 端口 zq,zd。數(shù)據(jù)寄存器的三態(tài)控制端口 Clk：時(shí)鐘信號(hào) Zpc： 程序計(jì)數(shù)器的三態(tài)控制端口 Za：地址寄存器的三態(tài)控制端口 ld：程序計(jì)數(shù)器的同步置數(shù)端口 r：程序計(jì)數(shù)器的同步清零端口 et：程序計(jì)數(shù)器的加 1 控制端口 cot： cot(0),cot(1)分別控制 數(shù)據(jù)寄存器和程序計(jì)數(shù)器向地 址寄存器和指令寄存器的數(shù)據(jù)傳送 qd：數(shù)據(jù)的雙向輸入輸出端口 (連接系統(tǒng) 數(shù)據(jù) 總線 )數(shù)據(jù)從外部先送到系統(tǒng)總線才可以送到數(shù)據(jù)寄存器 da：地址寄存器輸出端口（連接系統(tǒng) 地址 總線） ic：經(jīng)過(guò)譯碼器輸出的控制信號(hào) d：程序計(jì)數(shù)器的置數(shù)端口。 控制器邏輯圖 控制器 Loadq Loadi Loadd Loada clk zq zd zpc za ld r et Cot0 qd7 qd0 …… . qa7 qa0 …… . ic7 ic0 …… . d7 d0 Cot1 三、 VHDL 源程序 library ieee。 use 。 use 。 ContolUnit entity control_unit is port 程序計(jì)數(shù)器
畢業(yè)設(shè)計(jì)相關(guān)推薦
鄂ICP備17016276號(hào)-1