【正文】 硬件 課程設(shè)計(jì)指導(dǎo) —— CPLD部分 硬件課程設(shè)計(jì) 基于 CPLD 的模型機(jī)設(shè)計(jì) 2． 1 硬件基礎(chǔ)知識(shí) 一、 CPLD 簡介 具有固定輸入和輸出數(shù)目的任何組合邏輯函數(shù)可以在可編程只讀存儲(chǔ)器（ PROM）中，以輸出為輸入的查找表方式來實(shí)現(xiàn)，許多實(shí)現(xiàn)組合邏輯的結(jié)構(gòu)變型已從這一簡單的概念引申出來，然而利用 VISI 的密度產(chǎn)生更通用的，能實(shí)現(xiàn) PCB 板上幾個(gè)簡單 PAL 互連功能的器件是 PAL/PROM 這類范例的擴(kuò)展，稱為 PAL 構(gòu)造的 PLD，也就是說復(fù)雜可編程邏輯器件―― CPLD（ Complex programmable logic devices）。它是隨著半導(dǎo)體工藝不斷完善、用戶對(duì)器件集成度要求不斷提高的形勢下所發(fā)展起來的。 CPLD是復(fù)雜的 PLD，專指那些集成規(guī)模大于 1000 門以上的可編程邏輯器件。 傳統(tǒng)的 CPLD 編程是在編程器上完成的，因?yàn)槟抢飳?duì) CPLD 編程需要較高的電壓和 較特殊的波型。然而，由于工藝的改進(jìn)，對(duì) CPLD器件的編程可在其工作電壓下進(jìn)行。因此，可將 CPLD芯片安裝在系統(tǒng)中，在其工作環(huán)境下，依靠編程軟件完成，這就是所謂在系統(tǒng)編程（ In System Program）。 具有在系統(tǒng) 編程功能的 CPLD 芯片的每個(gè) I/O端口（ pin）都有一個(gè)三態(tài)門和一個(gè)可配置的上拉電阻，正常工作時(shí)這些三態(tài)門處于選通狀態(tài)，而上拉電阻根據(jù)設(shè)計(jì)要求連在引腳上或者不連。芯片上還有專供在系統(tǒng)編程使用的引腳，例如 LATTICE 公司的 ispLSI1016芯片上有 5 個(gè)這樣的控制端 ispEN、 SDI、 SDO、 SCLK 和 RESET。它們可通過編程電纜與計(jì)算機(jī)并口相連，正常工作時(shí) ispEN加高電平，編程（通常稱此過程為下載）時(shí)加低電平，此時(shí)所有 I/Opin 內(nèi)的三態(tài)門處于斷開狀態(tài)。將芯片內(nèi)部與周邊電路的聯(lián)系隔斷，而每個(gè) IO 單元中 的觸發(fā)器被串接起來，成了一個(gè)移位寄存器。 在系統(tǒng)編程技術(shù)的出現(xiàn)，可以將器件先裝配在系統(tǒng)板或目標(biāo)板上，然后下載將要設(shè)計(jì)的電路，這樣，就改變了 CPLD器件先下載后裝配的程式，避免了因多次拔插而損壞芯片引腳，方便了實(shí)驗(yàn)中的調(diào)試，加快了生產(chǎn)的進(jìn)度，而且在不改變系統(tǒng)硬件結(jié)構(gòu)的情況下，實(shí)現(xiàn)對(duì)系統(tǒng)的重構(gòu)或升級(jí)。在試制新產(chǎn)品和學(xué)生實(shí)驗(yàn)等需要經(jīng)常更換芯片信息的場合，在系統(tǒng)編程最為適用。所以，現(xiàn)在的 CPLD 芯片幾乎全部采用了在系統(tǒng)編程原理。 二、在系統(tǒng)可編程器件簡介 在系統(tǒng)可編程特點(diǎn) 在系統(tǒng)編程技術(shù)與傳統(tǒng)編程技術(shù)的最大區(qū)別 在于它不使用編程器，通過下載電纜與計(jì)算機(jī)相連，直接在用戶自己設(shè)計(jì)的目標(biāo)系統(tǒng)中或電路板上對(duì) PLD 編程。這就打破了使用PLD 必先編程后裝配的慣例，而可以先裝配后編程，成為產(chǎn)品后還可反復(fù)編程，是一種全新的設(shè)計(jì)方法，使生產(chǎn)維護(hù)和系統(tǒng)更新都發(fā)生了革命性的變化，開創(chuàng)了數(shù)字系統(tǒng)設(shè)計(jì)的新紀(jì)元。在系統(tǒng)編程技術(shù)的主要特點(diǎn)如下： （ 1） 縮短了設(shè)計(jì)試制的周期，降低了試制成本。由于 ISP 技術(shù)可以在器件被焊接在電路板上的情況下對(duì)系統(tǒng)編程或重構(gòu)，因而在設(shè)計(jì)系統(tǒng)時(shí)，可以先制作電路板，然后再對(duì) ISP器件編程。若要改變?cè)O(shè)計(jì)時(shí)，無須改動(dòng)元器件或 電路板，只要通過相應(yīng)的開發(fā)系統(tǒng)軟件在數(shù)分 鐘 內(nèi)即可完成，雖然設(shè)計(jì)的是硬件，卻像軟件一樣方便。 （ 2） 縮小了芯片的體積并簡化生產(chǎn)流程。由于在系統(tǒng)編程器件集成度高，且可以先裝配在電路板上后編程，從而省去了插拔帶來的損傷，系統(tǒng)的可靠性更高，體積可以做得更小，引腳數(shù)可以做得更多。采用傳統(tǒng)的 PLC，系統(tǒng)生產(chǎn)必須通過標(biāo)準(zhǔn)邏輯編程器來進(jìn)行人工編程，因而要有巾標(biāo)簽、入庫、裝配、測試等過程，如采用 ISP 技術(shù)，新器件從包裝盒中取出即可安裝在電路板上，完全清潔衛(wèi)生了單個(gè)編程和標(biāo)記等工序，各個(gè)器件的組態(tài)可以通過自動(dòng)測試設(shè)備（ ATE） 、 PC 或工作丫等今后任務(wù)平臺(tái)，在最終板子測試時(shí)下載，簡化了生產(chǎn)流程，節(jié)省了生產(chǎn)時(shí)間。 （ 3） 方便了系統(tǒng)的維護(hù)和升級(jí)。在制成產(chǎn)品裝運(yùn)以后，由于 ISP 技術(shù)所具有的獨(dú)特特點(diǎn)，使得對(duì)系統(tǒng)的維護(hù)和現(xiàn)場升級(jí)只要用一臺(tái)筆記本電腦和下載電纜就能實(shí)現(xiàn)，在信息技術(shù)迅速發(fā)展的今天，完全可以通過互聯(lián)網(wǎng)或其他通信工具對(duì)遠(yuǎn)隔千里的用戶系統(tǒng)進(jìn)行硬件版本升級(jí)換代。 （ 4） 提高系統(tǒng)的可測試性，嗇系統(tǒng)的可靠性。隨著系統(tǒng)板上元器件、芯片密度以及 I/O口數(shù)量的增加，測試電路板上關(guān)鍵節(jié)點(diǎn)的難度就越來越大?？梢园言\斷用的測試模式暫時(shí)編程到 ISP 器件中 ，以毫無遺漏的方式運(yùn)行電路板上的各項(xiàng)功能。此外，利用可編程數(shù)字開關(guān)，還可以測試環(huán)境中把編程信號(hào)引導(dǎo)到所需部位，來進(jìn)一眇強(qiáng)化板級(jí)的測試。采用邊界掃描測試后，通過測試傳輸口將原告用歀測試方法無法接觸的關(guān)鍵節(jié)點(diǎn)用環(huán)路串接起來，大大簡化了現(xiàn)場診斷與測試過程，更進(jìn)一步提高了整修系統(tǒng)的質(zhì)量，同時(shí)使測試成本下降。 由于 ISP 技術(shù)的一系列的優(yōu)點(diǎn)，以及它緞帶用戶所帶來的時(shí)間和經(jīng)濟(jì)效益，使得它的應(yīng)用越來越廣。可以預(yù)測，不嚴(yán)的硬件系統(tǒng)將越來越多針使用 ISP 器件，各種中、小規(guī)模的專用集成芯片都將逐漸被淘汰，人們?cè)僖膊挥脼橄到y(tǒng)的升級(jí) 而擔(dān)心硬件設(shè)備的報(bào)廢。在將來，系統(tǒng)設(shè)計(jì)者將需要接受新的思想去開發(fā)硬件，要考慮整個(gè)板子將能被重組，以適應(yīng)任何應(yīng)用。配件不再是“凝固不變”的， ISP 器件的采用將使硬件設(shè)計(jì)更具有通用的組態(tài)，通過在系統(tǒng)可編程邏輯和組件的互聯(lián)，將獲得它們的“個(gè)性”。 ISP 器件廣泛的應(yīng)用前景以及強(qiáng)大的生命力使我們能夠確信，真正的可編程系統(tǒng)的新時(shí)代不久將會(huì)到來。 在系統(tǒng)可編程器件簡介 ispLSI1032 和 ispLSI1032E有 32 個(gè) GLB。每個(gè) GLB 有 18 個(gè)輸入，一個(gè)可編程與 /或 /異或陣列， 4 個(gè)可以重組為組合型或寄存型的輸出。進(jìn) 入 GLB 的信號(hào)可以來自全局布線區(qū)（ GRP），也可以直接輸入。 GLB 的所有輸出都進(jìn)入 GRP，以便能同器件上的其他 GLB相連接。 ispLSI1000E 器件是 ispLSI1000 器件的功能增強(qiáng)型，除 1000E 系列每個(gè)器件具有兩個(gè)新的全局輸出使能引腳（ 1016B 僅一個(gè)）和編程輸出轉(zhuǎn)換速率（ slew rate）控制外，它們的結(jié)構(gòu)是類似的。 ispLSI1032E 都有 64 個(gè) I/O 單元，每一單元對(duì)應(yīng)一個(gè) I/O 腳。每個(gè) I/O 單元可以獨(dú)立編程為組合輸入、寄存輸入、鎖存輸入、輸出或帶有三態(tài)控制的雙向 I/O 腳。另外，所有輸出可選 擇有源高電平或低電平極性。信號(hào)電平與 TTL 電壓兼容，輸出能驅(qū)動(dòng) 4mA 源電流或 8mA 吸收電流。每 16 個(gè) I/O 單元成為一組，每組都要通過 ORP 與一個(gè)巨型塊（ Megablock）相連接。 8 個(gè) GLB、 16 個(gè) I/O 單元、 1 個(gè) ORP 和 2 個(gè)專用輸入被連接在一起構(gòu)成一個(gè)巨型塊。 8 個(gè) GLB 的輸出通過 ORP 與 16 個(gè)通用 I/O 單元為一組連起來。每個(gè)巨型塊共享一個(gè)輸出使能信號(hào)。 ispLSI1032E 各有 4 個(gè)巨型塊。 全局布線區(qū)（ GRP）的輸入來自所有 GLBｓ的輸出以及雙向 I/O單元所有的輸入。這些信號(hào)有效地構(gòu)成了 GLBS的輸入。器 件內(nèi)的時(shí)鐘通過時(shí)鐘分配網(wǎng)絡(luò)（ CDN）選擇。專用時(shí)鐘引腳（ Y0、 Y Y2 和 Y3）進(jìn)入分配網(wǎng)絡(luò)，而 5 個(gè)輸出（ CLK0、 CLK CLK IOCLK0和 IOCLK1）連到 GLBs 和各 I/O 單元的時(shí)鐘線路上。時(shí)鐘分配網(wǎng)絡(luò)也能被專用 GLB（如ispLSI1032 和 1032E中的 C0）驅(qū)動(dòng)。這個(gè)專用 GLB 的邏輯允許設(shè)計(jì)者產(chǎn)生一個(gè)由器件內(nèi)部信號(hào)組合的內(nèi)部時(shí)鐘。 除增加了可選擇的全局輸出使能 GOE引腳外， ispLSI1000E系列與 ispLSI1000系列功能是完全相同的。 ispLSI1016E有一個(gè) GOE 選擇引腳，而 其余 ispLSI1000E 系列器件有兩個(gè) GOE。在 ispLSI1016E、 ispLSI1024E 和 ispLSI1032E中，這些引腳與專用輸入腳是復(fù)用的。 （ 1）通用邏輯塊 通用邏輯塊（ GLB）包括 18 個(gè)輸入、 4 個(gè)輸出，并能完成大多數(shù)標(biāo)準(zhǔn)邏輯功能，是Lattice Semiconductor Corporation(LSC)高密度 ispLSI 器件的標(biāo)準(zhǔn)邏輯塊。 GLB的內(nèi)部邏輯可以分為 4 個(gè)獨(dú)立部分：與陣列、乘積項(xiàng)共享陣列（ PTSA－ Product TermSharing Array）、可重構(gòu)寄存器以及功能 控制。與陣列包括 20 個(gè)乘積項(xiàng)，它基本上可以產(chǎn)生 GLB18個(gè)輸入的任何邏輯和。 16 個(gè)來自全局布線區(qū)（ GRP）的輸入，或者外部 I/O 單元，或者任一個(gè)GLBｓ的反饋信號(hào)。剩余的兩個(gè)輸入直接來自兩個(gè)專用輸入引腳。這些信號(hào)可以對(duì)乘積項(xiàng)的補(bǔ)碼形式和邏輯真進(jìn)行更有效的布爾邏輯化簡。 4 個(gè)帶有一個(gè)異或門輸入的 D型觸發(fā)器組成可重構(gòu)寄存器。 GLB中的異或門能作為一個(gè)邏輯元件或重構(gòu) D 型觸發(fā)器以仿真 J－ K 觸發(fā)器或 T 型觸發(fā)器，簡化了計(jì)算器、比較器和 ALU 類功能的設(shè)計(jì)。如果設(shè)計(jì)者只需要一個(gè)組合輸出，寄存器可以被旁路。每一個(gè)寄存器輸出送 回 GRP，并且經(jīng) ORP 引到 I/O 單元。當(dāng)使用了 4 個(gè)乘積項(xiàng)旁路時(shí)，重構(gòu)寄存器失效。 乘積項(xiàng)共享陣列可以類似現(xiàn)場可編程 FPGA器件那樣共享乘積項(xiàng)，還能用一個(gè)旁路電路給每一個(gè)輸出提供 4 個(gè)乘積項(xiàng)，以提高該單元的性能。 控制功能提供控制 GLB 輸出操作的各種信號(hào)。寄存器時(shí)鐘可以來自時(shí)鐘分配網(wǎng)絡(luò)的三個(gè)時(shí)鐘源或者 GLB 內(nèi)部的乘積項(xiàng)。 GLB 的復(fù)位信號(hào)可以來自全局復(fù)位引腳。全局復(fù)位引腳總是被連接并與 PT 復(fù)位形成邏輯“或”的關(guān)系。有效的復(fù)位信號(hào)總是把寄存器的 Q位置為邏輯 0狀態(tài)。與 GLB有關(guān)的 I/O 單元的輸出使能來自該塊內(nèi)的乘積項(xiàng) 。對(duì)于控制功能來說，使用一個(gè)乘積項(xiàng)會(huì)使該乘積項(xiàng)作為一個(gè)邏輯項(xiàng)失效。 （ 2）巨型塊 一個(gè)巨型塊由 8 個(gè) GLBｓ、 1個(gè)輸出布線區(qū)、 16 個(gè) I/O單元、 2 個(gè)專用輸入和 1 個(gè)公共乘積項(xiàng) OE 組成。 ispLSI1000 系列的不同成員的單個(gè)器件由 1 個(gè)到 6 個(gè)巨型塊組合而成。對(duì) ispLSI1000系列，巨型塊內(nèi)的 8 個(gè) GLBｓ共享兩個(gè)專用輸入引腳。這些專用輸入引腳對(duì)任何其他巨型塊中的 GLBｓ是無效的。這些引腳僅是專用的輸入而且是由軟件自動(dòng)指定的。 由于在巨型塊內(nèi)的邏輯共享，共享公共功能的各種信號(hào)都是在同一個(gè)巨型塊內(nèi)被分組。因此設(shè)計(jì) 者獲得邏輯在器件內(nèi)的最佳利用，并且可以有效的消除布線瓶頸。 （ 3） IO單元 IO 單元是引導(dǎo)輸入、輸出或雙向信號(hào)線與 I/O 引腳相連的單元。一個(gè)邏輯輸入來自輸出布線區(qū) (ORP)，另一個(gè)來自較快的 ORP 旁路。一對(duì)多路轉(zhuǎn)換器選擇應(yīng)該使用哪些信號(hào)以及信號(hào)的極性。 I/O 單元的輸出使能受每個(gè)巨型塊中產(chǎn)生的 OE 信號(hào)的控制。 正如數(shù)據(jù)通路一樣，多路轉(zhuǎn)換器選擇信號(hào)的極性。當(dāng)輸出引腳需要時(shí)，輸出使能可被置為邏輯高電平（即允許），當(dāng)輸入引腳需要時(shí)，被置為邏輯低電平（即禁止）。全局復(fù)位信號(hào)通過芯片復(fù)位引腳的有效低電平驅(qū)動(dòng)。這個(gè)復(fù)位總 是連接到所有的 GLB和 I/O寄存器。每個(gè) I/O 單元可以獨(dú)立選擇兩個(gè)時(shí)鐘信號(hào)（ IOCLK0 或 IOCLK1）中的一個(gè)。時(shí)鐘信號(hào)可以由時(shí)鐘分配網(wǎng)絡(luò)產(chǎn)生。 I/O 單元可以被配置為輸入、輸出、三態(tài)輸出或雙向 I/O。通過多路轉(zhuǎn)換器可以實(shí)現(xiàn)這三種不同功能的選擇。 D 型寄存器可以被配置為一個(gè)電平觸發(fā)透明鎖存器或一個(gè)邊緣觸發(fā)的觸發(fā)器，以存儲(chǔ)新來的數(shù)據(jù)。 當(dāng) I/O 引腳沒有被連接時(shí)，該引腳自動(dòng)采用一個(gè)有源上拉電阻。通過選擇可使有源上拉電阻所有引腳，有利于消除噪聲，減小器件的 Icc。 （ 4）輸出使能控制 在每一個(gè) GLB 內(nèi)利用 OE 乘積 項(xiàng) PT（ PT19）都可以產(chǎn)生 OE 信號(hào)。因此，巨型塊中有一個(gè) OE 信號(hào)被連接到該巨型塊包括的所有 I/O 單元。這個(gè) OE 信號(hào)可同時(shí)控制所有 16個(gè)以三態(tài)模式使用的 I/O 單元。各個(gè) I/O 單元也可以單獨(dú)控制作為永久允許或禁止的輸出緩沖器（參考 I/O單元部分）。每一個(gè)巨型塊以三態(tài)工作，僅允許一個(gè) OE信號(hào)。這種方式的優(yōu)點(diǎn)是，輸出使能信號(hào)可以在巨型塊內(nèi)的任何 GLB 內(nèi)產(chǎn)生，而該巨型塊中正好有一個(gè)未用的 OE 乘積項(xiàng)，使其他輸出使能乘積項(xiàng)釋放出來用作邏輯。 ispLSI1000E 和 ispLSI1048E 器件也有可選擇的全局輸出使能 GOE。 ispLSI1016E、ispLSI1024E、 ispLSI1032E 器件 GOE 與專用輸入復(fù)用。 （ 5） 輸出布線區(qū) 輸出布線區(qū)（ ORP）作用是引導(dǎo)各種信號(hào)從 GLB輸出到配置為輸出或雙向管腳的 I/O單元。設(shè)置輸出布線區(qū)的目的是為了更靈活地確定 I/O 引腳。它也簡化了布線軟件的工作量，增加了利用率。 一個(gè) GLB 輸出可連接到 4 個(gè) I/O 單元的其中之一。使用乘積項(xiàng)共享陣列（ PTSA）會(huì)帶來更大的靈活性，使 GLB 輸出可以完全互換，這樣的結(jié)構(gòu)使布線程序能自由地互換輸出以獲得最好的布線率。這是一個(gè)自動(dòng)處理過程，不需要設(shè)計(jì) 者的介入。 輸出布線區(qū)旁路連接進(jìn)一步增強(qiáng)了器件的適應(yīng)性。 ORP 旁路以較快的速度連接指定的GLB 輸出到指定的 I/O 單元。旁路路徑制約了設(shè)備的布線率，只能為特殊信號(hào)使用。 （ 6）輸入布線 器件內(nèi)的信號(hào)輸入以兩種方