片機(jī)與cpld綜合課程設(shè)計(jì)(已修改)
2025-06-20 06:29 本頁(yè)面
【正文】 單片機(jī)與 CPLD綜合課程設(shè)計(jì) 學(xué)院 電子信息工程學(xué)院 專(zhuān)業(yè) 生物醫(yī)學(xué)工程 學(xué)號(hào) 100421101 姓名 陳 俊 日期 2021 年 1 月 4 日 摘 要 基于單片機(jī)與 C P L D 設(shè)計(jì)了一個(gè)鍵值采集、顯示及與 PC通信的綜合應(yīng)用系統(tǒng)。系統(tǒng)硬件由單片機(jī)、 CPLD 及外圍電路組成，軟件采用 C 語(yǔ)言和硬件描述語(yǔ)言 VHDL 編程?？蓪?shí)現(xiàn)上行鍵值采集、顯示，并將采集到的鍵值數(shù)據(jù)通過(guò)串口送給 PC；下行 PC發(fā)送數(shù)據(jù)由系統(tǒng)接收，數(shù)碼管可以顯示接收到的數(shù)據(jù)。該系統(tǒng)工作可靠，在實(shí)際設(shè)計(jì)應(yīng)用中有一定的參考價(jià)值。 引 言 隨著電子、計(jì)算機(jī)技術(shù)的飛速發(fā)展，單片機(jī)與 CPLD技術(shù)都得到了越來(lái)越廣泛的應(yīng)用。單片微型計(jì)算機(jī) (單片機(jī) )自問(wèn)世以來(lái)，因其小巧靈活、成本低、控制能力強(qiáng)、易于產(chǎn)品化等優(yōu)勢(shì)，在各領(lǐng)域中得到廣泛的應(yīng)用；但純單片機(jī)系統(tǒng)也有弱點(diǎn)：如低速、低可靠性等?？删幊踢壿嬈骷?CPLD含有數(shù)量眾多的可編程邏輯宏單元或邏輯 塊，能夠任意組合，可以根據(jù)需要設(shè)計(jì)成功能各異的邏輯電路；并且可采用 VHDL語(yǔ)言編程，加速了產(chǎn)品的開(kāi)發(fā)過(guò)程，使邏輯電路的設(shè)計(jì)變得簡(jiǎn)單、易于實(shí)現(xiàn)；器件的現(xiàn)場(chǎng)可編程，大大地縮短了產(chǎn)品開(kāi)發(fā)周期及方便更新?lián)Q代；但在信息處理、邏輯分析、決策判斷等方面 CPLD 比不上單片機(jī)。因此，可以將單片機(jī)與 CPLD器件結(jié)合，優(yōu)勢(shì)互補(bǔ)，組成軟硬件都可靈活編程的系統(tǒng)，以適應(yīng)不斷改變的市場(chǎng)需 求。 一、設(shè)計(jì)任務(wù) 了解單片機(jī)與 CPLD綜合實(shí)驗(yàn)板及資源，實(shí)現(xiàn)如下功能： ①檢測(cè)按鍵輸入：判斷按鍵鍵值，點(diǎn)亮相應(yīng)發(fā)光二極管，同時(shí)數(shù)碼管顯示鍵值，并通過(guò)串口將鍵值發(fā)給 PC。 ②由 PC 的串口向?qū)嶒?yàn)板發(fā)送 1~9數(shù)據(jù)，通過(guò)數(shù)碼管能將 PC 發(fā)送的數(shù)據(jù)正確顯示出來(lái)。 二、相關(guān)知識(shí)介紹 P89C60X2 器件采用高性能的靜態(tài) 80C51 設(shè)計(jì)，以先進(jìn)的 CMOS 工藝制造 并包含非易失性 Flash。程序存儲(chǔ)器可通過(guò)并行編程或在系 統(tǒng)編程 (ISP)的方法進(jìn)行編程。支持 6 時(shí)鐘模式。 P89C60X2 包含 512 字節(jié) RAM ， 64K 字節(jié) Flash， 32 個(gè) I/O 口， 3 個(gè) 16 位定時(shí) /計(jì)數(shù)器 6 中斷源， 4 中斷優(yōu)先級(jí)，嵌套的中 斷結(jié)構(gòu)， 1 個(gè)增強(qiáng)型 UART ，看門(mén)狗定時(shí)器以及片內(nèi)振蕩器和時(shí)鐘電路。 此外器件的靜態(tài)設(shè)計(jì)使其具有非常寬的頻率范圍甚至可低至零。具有兩個(gè)軟件可選的節(jié)電模式，空閑模式和掉電模式，空閑模式凍結(jié) CPU 的運(yùn)行，但允許 RAM 、定時(shí)器、串口和中斷系統(tǒng)繼續(xù)保持其功能，掉電模式保持 RAM 的內(nèi)容，但凍結(jié)振蕩器，這樣使其它片內(nèi)功能都停止工作。由于是靜態(tài)設(shè)計(jì)，時(shí)鐘停止而不會(huì)使用戶(hù)數(shù)據(jù)丟失，操作可從時(shí)鐘停止點(diǎn)恢復(fù)運(yùn)行。 EPM7128S： ALTERA的 EPM7128S系列 CPLD是基于第二代 MAX結(jié)構(gòu)體系地高性能 EEPROM結(jié)構(gòu)的 CPLD。完全符合 JTAG邊界掃描標(biāo)準(zhǔn)，具有 5V ISP的功能。具有最小 5ns的引腳到引腳的邏輯時(shí)延，最高可 的計(jì)數(shù)頻率。引腳可配置為開(kāi)漏輸出。每個(gè)宏單元都有獨(dú)立的可編程電源控制，最多可以節(jié)省 50%的功耗。宏單元內(nèi)的寄存器具有單獨(dú)的時(shí)鐘和復(fù)位等信號(hào)。支持多種電壓接口。實(shí)驗(yàn)板上使用的是一個(gè) PLCC84封裝的 EPM7128S ，EPM7128S內(nèi)部有 128個(gè)宏單元、 8個(gè)邏輯陣列塊和 2500個(gè)門(mén)電路。 本綜合實(shí)驗(yàn)板采用的是 ATMEL公司的 ATF1508AS芯片作為目標(biāo) CPLD。 ATF1508AS 與Altera公司的 EPM7128S芯片完全兼容，但是可以擦寫(xiě)的次數(shù)可以上萬(wàn)次，方便同學(xué)們的練習(xí)。采用 PHILIPS公司的最新的內(nèi)置 ISP下載功能的 64 KB大容量 Flash存儲(chǔ)器和特大 RAM的 P89C60X2單片機(jī)做為目標(biāo)單片機(jī)。 三、設(shè)計(jì)工具簡(jiǎn)介 Keil C51 是美國(guó) Keil Softwa
畢業(yè)設(shè)計(jì)相關(guān)推薦
鄂ICP備17016276號(hào)-1