【正文】 讓我對單片機與 CPLD有了客觀的認識，并且增加了許多樂趣。 LEDOUT(6)=TEMP3(6)。 KEYOUT(6)=TEMP3(6)。 Y(6)=TEMP(6)。 END CASE。 采集的鍵值 WHEN11111101=TEMP3=11111101。 WHEN0101=TEMP=10010010。KEYIN(2)amp。A(2)amp。 END li。 Y:Out STD_LOGIC_VECTOR(7 DOWNTO 0)。 // 等特數(shù)據(jù)傳送 TI = 0。P01=0。P01=0。P01=1。P01=1。P01=0。P01=0。P01=1。P01=1。P01=0。P01=0。delay(300)。delay(200)。//5 case(0xbf):P03=0。P01=0。send_char(0x4)。delay(300)。delay(200)。//1 case(0xfb):P03=0。P01=0。send_char(0x0)。 //n。 //給定 時 / 計數(shù)器 1 裝 初值， 確定定 時時 長 . TL1=0xFD。 delay(100)。 sbit P05= P0^5。 void send_char(unsigned char shuzi)。目標文件可由 LIB51 創(chuàng)建生成庫文件，也可以與庫文件一起經(jīng) L51連接定位生成絕 對目標文件 (.ABS)。 本綜合實驗板采用的是 ATMEL公司的 ATF1508AS芯片作為目標 CPLD。 EPM7128S： ALTERA的 EPM7128S系列 CPLD是基于第二代 MAX結構體系地高性能 EEPROM結構的 CPLD。 ②由 PC 的串口向實驗板發(fā)送 1~9數(shù)據(jù)，通過數(shù)碼管能將 PC 發(fā)送的數(shù)據(jù)正確顯示出來。系統(tǒng)硬件由單片機、 CPLD 及外圍電路組成，軟件采用 C 語言和硬件描述語言 VHDL 編程。可編程邏輯器件 CPLD含有數(shù)量眾多的可編程邏輯宏單元或邏輯 塊，能夠任意組合，可以根據(jù)需要設計成功能各異的邏輯電路；并且可采用 VHDL語言編程，加速了產(chǎn)品的開發(fā)過程，使邏輯電路的設計變得簡單、易于實現(xiàn)；器件的現(xiàn)場可編程，大大地縮短了產(chǎn)品開發(fā)周期及方便更新?lián)Q代；但在信息處理、邏輯分析、決策判斷等方面 CPLD 比不上單片機。 此外器件的靜態(tài)設計使其具有非常寬的頻率范圍甚至可低至零。宏單元內的寄存器具有單獨的時鐘和復位等信號。 C51 工具包的整體結構，如圖所示，其中 uVision 與 Ishell分別是 C51 for Windows 和 for Dos 的集成開發(fā)環(huán)境 (IDE)，可以完成編輯 、 編譯、連接、調試、仿真等整個開發(fā)流程。在 Max+plusⅡ 上可以完成設計輸入、元件適配、時序仿真和功能仿真、編程下載整個流程，它提供了一種與結構無關的設計環(huán)境，使設計者能方便地進行設計輸入、快速處理和器件編程。 . c 文 件 . h e x 文 件 可 執(zhí) 行 的 機 器 代 碼K e i l C 5 1 Z L G I C Dsbit P02=P0^2。 P05=1。 P05=1。 // 啟動定時器 1 IE = 0x0。P02=0。break。P05=1。P05=0。P00=1。P02=1。break。P05=1。P05=0。P00=1。 jieshou = SBUF。break。break。break。break。break。break。break。break。break。break。} } } .過程 .程序 LIBRARY IEEE。 SPKOUT:OUT STD_LOGIC。 PROCESS(A,KEYIN) VARIABLE COMB:STD_LOGIC_VECTOR(3 DO