【正文】 南昌航空大學(xué)學(xué)士學(xué)位論文 1 1 緒論 引言 隨著新技術(shù)的發(fā)展，航空維修檢測(cè)技術(shù)經(jīng)歷了從原 始的五官檢測(cè)到現(xiàn)今的機(jī)內(nèi)自檢測(cè)、自診斷技術(shù)與人工智能測(cè)試的過(guò)程。在這個(gè)過(guò)程中， 機(jī)載設(shè)備日益增多，航空裝備日趨復(fù)雜， 比如現(xiàn)今 飛機(jī)在電氣控制中大量采用電磁閥、電動(dòng)機(jī)構(gòu)、控制活門等控制設(shè)備 ， 分別用于操縱、燃油、環(huán)控等系統(tǒng)中。這些設(shè)備的起動(dòng)電壓、工作電壓、門限電壓以及各狀態(tài)下的電壓和電流值等性能參數(shù)在其安全范圍內(nèi)能保證飛機(jī)安全飛行，但性能指標(biāo)一旦超出安全范圍，如果不能被及時(shí)檢測(cè)并更換設(shè)備，將會(huì)干擾和危害飛機(jī)的飛行控制、通信導(dǎo)航等系統(tǒng)，降低設(shè)備的帶 負(fù)載能力，嚴(yán)重時(shí)會(huì)導(dǎo)致飛機(jī)失靈，從而釀成不可挽回的重大飛行事故。所以設(shè)備性能參數(shù)超標(biāo)與否是威脅飛行安全的重要因素之一，并受到越來(lái)越多機(jī)務(wù)維護(hù)工作者的關(guān)注。 在高技術(shù)條件下， 為了及時(shí)、準(zhǔn)確、定性的判斷設(shè)備性能參數(shù)超標(biāo)與否，需要研制一種切實(shí)可行的航空設(shè)備檢測(cè)方法，設(shè)計(jì)一種客觀、準(zhǔn)確、快速、方便的航空設(shè)備綜合檢測(cè)儀 。 而航空設(shè)備綜合智能檢測(cè)儀必須有一個(gè)與所有被測(cè)設(shè)備均能相互連接的復(fù)用接口，本文就對(duì)航空設(shè)備綜合檢測(cè)儀復(fù)用接口進(jìn)行了分析，設(shè)計(jì)了一種航空設(shè)備綜合檢測(cè)儀 的 復(fù)用接口。 通常航空設(shè)備綜合檢測(cè)儀的復(fù)用接口的控制電 路由傳統(tǒng)的集成電路組成，因此帶來(lái)了體積大、成本高、可靠性低等缺點(diǎn)，本文采取了 VHDL 硬件 描述 語(yǔ)言 [1] 設(shè)計(jì)了一種基于 FPGA 的 航空設(shè)備綜合檢測(cè)儀 的 復(fù)用接口 。 本設(shè)計(jì)的 特色 就 在于使 用 了 VHDL 硬件描述 語(yǔ)言。 大概來(lái)說(shuō) ， VHDL 語(yǔ)言具有如下優(yōu)點(diǎn)： 可讀性強(qiáng)、 可移植性強(qiáng)、 與工藝無(wú)關(guān)、 覆蓋面廣、 成本低 、 具有 多層次描述 功能 。 VHDL 語(yǔ)言硬件描述能力強(qiáng)，設(shè)計(jì)效率高，具有較高的抽象描述能力。 設(shè)計(jì)的原始描述可以非常簡(jiǎn)練，經(jīng)過(guò)層層加強(qiáng)后，最終可成為直接付諸生產(chǎn)的電路或版圖參數(shù)描述。 其 使用期長(zhǎng)，不會(huì)因工藝變化而使描述過(guò)時(shí) ， 因?yàn)?VHDL 的硬件描述與工藝無(wú)關(guān)， 當(dāng)工藝改變時(shí)，不必像電路原理圖一樣要重新設(shè)計(jì)而造成資源浪費(fèi)， 只需修改相應(yīng)程序中的屬性參數(shù)即可 。 一般來(lái)說(shuō)， 一個(gè)大規(guī)模的設(shè)計(jì) 很難 由一個(gè)人獨(dú)立完成，必須 將設(shè)計(jì)任務(wù)分解為各個(gè)模塊，再 由多人共同承擔(dān) 相應(yīng)模塊的設(shè)計(jì)任務(wù) ， 而VHDL 支持大規(guī)模設(shè)計(jì)的分解和已有設(shè)計(jì)的再利用， 這就為大規(guī)模設(shè)計(jì)提供了很大的方便。 在 使用 VHDL 語(yǔ)言 時(shí) ， 應(yīng)該注重理解其三個(gè)精髓：軟件的數(shù)據(jù)類型與硬件電路的唯一性、硬件行為的并行性決定了 VHDL 的語(yǔ)言的并行性、軟件仿真的順序性與硬件行為的并行性。 南昌航空大學(xué)學(xué)士學(xué)位論文 2 航空設(shè)備 檢測(cè)技術(shù)簡(jiǎn) 介 檢測(cè)技術(shù) [14]是一門科學(xué)，是航空維修工程技術(shù)的重要組成部分。維修檢測(cè)技術(shù)的發(fā)展，直接影響到維修思想、維修方式，甚至維修體制的變革。檢測(cè)是應(yīng)用一定手段(檢測(cè)設(shè)備、工具和方法 )，按照一定的標(biāo)準(zhǔn)，對(duì)裝備的狀況進(jìn)行判斷的過(guò)程。航空技術(shù)裝備的檢測(cè)是維修性設(shè)計(jì)的極為重要的組成部分。按照檢測(cè)目的，通常劃分為鑒定性檢測(cè)、診斷性檢測(cè)和預(yù)防性檢測(cè)。檢測(cè)如按發(fā)展過(guò)程又可分為離位檢測(cè)、原位檢測(cè)、故障機(jī)內(nèi)檢測(cè)、綜合測(cè)試與維修系統(tǒng)，以及人工智能專家系統(tǒng)。另外，無(wú)損檢測(cè)也是檢測(cè)中的一項(xiàng)重要技術(shù)，它是針對(duì)航空技術(shù)裝備中材料方面的裂 紋故障和缺陷故障而使用的一項(xiàng)檢測(cè)技術(shù)。無(wú)損檢測(cè)現(xiàn)在主要使用的技術(shù)手段可分為超聲波、磁粉、電渦流、滲透、 X射線等。這幾年有些公司又采用了激光全息照相技術(shù)、超聲 C 掃瞄和連續(xù)運(yùn)動(dòng) X 射線照相設(shè)備。超聲 C掃瞄比非自動(dòng)化設(shè)備效率高 10倍，連續(xù)運(yùn)動(dòng) X 射線照相設(shè)備比靜止的高 4倍，而全息照相設(shè)備還可以檢查復(fù)合材料面板與夾芯之間的膠接質(zhì)量。 隨著科技的日益發(fā)展，航空測(cè)試新技術(shù)更是接踵而來(lái)。比如新型傳感器技術(shù)就有智能傳感器、光纖傳感器、機(jī)器人傳感器以及磁傳感器和紅外傳感器。還有新發(fā)現(xiàn)的聲、光、磁方面的最新技術(shù)手段都可用與測(cè)試領(lǐng) 域?？傊F(xiàn)代測(cè)試領(lǐng)域的技術(shù)綜合利用了各種高技術(shù)成果，諸如低功耗高速高密度器件，大容量存儲(chǔ)器件、人工智能器件、容錯(cuò)芯片、高性能微處理機(jī)，內(nèi)有豐富控制程序與選進(jìn)控制算法的數(shù)字式控制器以及激光與光纖技術(shù)等。 在 這些高技術(shù)產(chǎn)品為基礎(chǔ) 上 ,還 發(fā)展了先進(jìn)的傳感器技術(shù)、人工智能技術(shù)以及動(dòng)態(tài)實(shí)時(shí)建模技術(shù)。 不久， 現(xiàn)代測(cè)試系統(tǒng)將是一種非常靈活的系統(tǒng) ， 可按需要隨意組配成大、中、小型系統(tǒng)，而且其應(yīng)用將深入到各個(gè)領(lǐng)域。 課題研究?jī)?nèi)容 及方案 隨著人類對(duì)太空領(lǐng)域的不斷探索，對(duì)航空設(shè)備的要求也越來(lái)越高。在航空領(lǐng)域中，任何疏忽都會(huì)造成 重大損失甚至人員傷亡。縱觀諸多因素，除對(duì)操作者 素質(zhì) 的要求比較高之外，對(duì)智能儀 器 的依賴也十分大。因此，具有體積小、成本低、可靠性高等特點(diǎn)的設(shè)備越來(lái)越受到人們的青睞，尤其是可靠性和體積方面。鑒于此，本文提出了一種基于 FPGA 航空設(shè)備綜合檢測(cè)儀復(fù)用接口的設(shè)計(jì)方案。雖然，該復(fù)用接口只是航空檢測(cè)儀的一部分，但因?yàn)樵O(shè)計(jì)的接口多樣而使工作變得繁重。本文復(fù)用接口 集成在單芯片中， 包括了普通設(shè)備的四位數(shù)據(jù)接口、八位數(shù)據(jù)接口、十六位數(shù)據(jù)接口及三十二位數(shù)據(jù)接口，其中各接口除了具備傳統(tǒng)的串行和并行接口外，還加入了串并轉(zhuǎn)換接口南昌航空大學(xué)學(xué)士學(xué)位論文 3 和并串轉(zhuǎn) 換接口功能。 設(shè)計(jì)方案如下： （ 1） 用矩陣開(kāi)關(guān)來(lái)切換各接口，完成接口地址尋址的功能并輸出狀態(tài)信息和控制信息。 （ 2）根據(jù)不同接口設(shè)計(jì)不同的接口電路。 （ 3）將各子模塊綜合到一個(gè)模塊中并用 Quartus II 軟件進(jìn)行仿真，根據(jù)仿真情況對(duì)電路進(jìn)行修改，直到實(shí)現(xiàn)功能。 2 設(shè)計(jì) 要點(diǎn) 數(shù)字系統(tǒng)設(shè)計(jì)技術(shù) 近些年數(shù)字系統(tǒng)的設(shè)計(jì)方法發(fā) 生了深刻的變化。傳統(tǒng)的數(shù)字系統(tǒng)通常是采用搭積木式的方式設(shè)計(jì)的 ，即由一些固定功能的 器件 加上一定的外圍電路構(gòu)成模塊，由這些模塊進(jìn)一步形成各種功能電路，進(jìn)而構(gòu)成系統(tǒng)。構(gòu)成系統(tǒng)的“搭積木”是 各種標(biāo)準(zhǔn)芯片，如 74/54（ TTL） 、 4000/4500 系列（ CMOS） 芯片等，這些芯片的功能 是 固定的 ，用戶只能根據(jù)需要從這些標(biāo)準(zhǔn)器件中選擇，并按照推薦的電路搭成系統(tǒng)。在設(shè)計(jì)時(shí)，幾乎沒(méi)有靈活性可言，設(shè)計(jì)一個(gè)系統(tǒng)的芯片種類多且數(shù)量大。 PLD 器件和 EDA 技術(shù)的出現(xiàn)，改變了這種傳統(tǒng)的設(shè)計(jì)思路，使人們可以立足于 PLD芯片來(lái)實(shí)現(xiàn)各種不同功能的電路，新的設(shè)計(jì)方法能夠由設(shè)計(jì)者自己定義器件內(nèi)部邏輯和引腳，將原來(lái)由電路板設(shè)計(jì)完成的工作大部分放在芯片設(shè)計(jì)中進(jìn)行。這樣不僅可以通過(guò)芯片設(shè)計(jì)實(shí)現(xiàn)各種數(shù)字邏輯功能，而且由于管腳定義的 靈活性，減輕了原理圖和印制電路板設(shè)計(jì)的工作量和難度，增加了設(shè)計(jì)的自由度，提高了效率。同時(shí)這種設(shè)計(jì)減少了所需芯片的種類和數(shù)量，縮小了體積，降低了功耗，提高了系統(tǒng)的可靠性。 在基于 EDA 技術(shù)的設(shè)計(jì) [11]中，通常有兩種設(shè)計(jì)思路，一種是自頂向下的設(shè)計(jì)思路，一種是自底向上的設(shè)計(jì)思路。 （ 1） Topdown 設(shè)計(jì) Topdown 設(shè)計(jì)，即自頂向下的設(shè)計(jì)。這種設(shè)計(jì)方法首先從系統(tǒng)設(shè)計(jì)入手，在頂層進(jìn)行功能方框圖的劃分和結(jié)構(gòu)設(shè)計(jì)。在功能級(jí)進(jìn)行仿真、糾錯(cuò)，并用硬件描述語(yǔ)言對(duì)高層次的系統(tǒng)行為進(jìn)行描述，然后用綜合工具轉(zhuǎn)化為具體門 電路網(wǎng)表，其對(duì)應(yīng)的物理實(shí)現(xiàn)可以是 PLD 器件或?qū)Ｓ玫募呻娐罚?ASIC） 。由于設(shè)計(jì)的主要仿真和調(diào)試是在高層次完成的，這一方面有利于早期發(fā)現(xiàn)結(jié)構(gòu)設(shè)計(jì)上的錯(cuò)誤，避免設(shè)計(jì)工作的浪費(fèi)，同時(shí)也減少了邏輯功能仿真的工作量，提高了設(shè)計(jì)工作的一次成功率。 在 Topdown 的設(shè)計(jì)中，將設(shè)計(jì)分成幾個(gè)不同的層次：系統(tǒng)級(jí)、功能級(jí)、門級(jí)、南昌航空大學(xué)學(xué)士學(xué)位論文 4 開(kāi)關(guān)級(jí)等，按照自上而下的順序，在不同的層次上，對(duì)系統(tǒng)進(jìn)行設(shè)計(jì)與仿真。 Topdown的設(shè)計(jì)必須經(jīng)過(guò)“設(shè)計(jì) — 驗(yàn)證 — 修改 — 再驗(yàn)證”的過(guò)程，不斷反復(fù)，直到得到的結(jié)果能夠完全實(shí)現(xiàn)所需要的邏輯功能，并且在速度 、功耗、價(jià)格和可靠性方面實(shí)現(xiàn)較為合理的平衡。不過(guò)，這種設(shè)計(jì)也并非絕對(duì)的，在設(shè)計(jì)過(guò)程中，有時(shí)也需要自下而上的方法，就是在系統(tǒng)化分和分解的基礎(chǔ)上，先進(jìn)行底層單元設(shè)計(jì)然后再逐步向上進(jìn)行功能模塊、子系統(tǒng)的設(shè)計(jì)，直至構(gòu)成整個(gè)系統(tǒng)。 （ 2） Bottomup 設(shè)計(jì) Bottomup 設(shè)計(jì) ， 即自底向上的設(shè)計(jì)，這是一種傳統(tǒng)的設(shè)計(jì)思路。這種設(shè)計(jì)方式，一般是設(shè)計(jì)者選擇標(biāo)準(zhǔn)集成電路，或者將各種基本單元，如各種門以及加法器、計(jì)數(shù)器等模塊做成基本單元庫(kù)，調(diào)用這些基本單元，逐級(jí)向上組合，直到設(shè)計(jì)出滿足自己需要的系統(tǒng)為止。這樣的設(shè)計(jì)方法就 如同一磚一瓦建造金字塔，不僅效率低、成本高，而且容易出錯(cuò)。 Topdown 的設(shè)計(jì)由于更符合人們邏輯思維的習(xí)慣，也容易使設(shè)計(jì)者對(duì)復(fù)雜的系統(tǒng)進(jìn)行合理的劃分與不斷優(yōu)化，因此是目前設(shè)計(jì)思想的主流。而 Bottomup 的設(shè)計(jì)往往使設(shè)計(jì)者關(guān)注了細(xì)節(jié)，而對(duì)整個(gè)系統(tǒng)缺乏了規(guī)劃，當(dāng)設(shè)計(jì)出行問(wèn)題時(shí)，如果要修改的話，就會(huì)比較麻煩，甚至前功盡棄，不得不從頭再來(lái)。因此，在數(shù)字系統(tǒng)的設(shè)計(jì)中，主要采用 Topdown 的設(shè)計(jì)思路，而以 Bottomup設(shè)計(jì)為輔。 （ 3） IP復(fù)用技術(shù)與 Soc 當(dāng)電子系統(tǒng)的設(shè)計(jì)越來(lái)越向高層次發(fā)展的時(shí)候，基于 IP 復(fù)用（ IP Reuse） 的設(shè)計(jì)技術(shù)越來(lái)越顯示出優(yōu)越性。 IP（ Intellectual Property） ,其原來(lái)的含義是指知識(shí)產(chǎn)權(quán)、著作權(quán)等，在 IC 設(shè)計(jì)領(lǐng)域可將其理解為實(shí)現(xiàn)某種功能的設(shè)計(jì)， IP核則是指完成某種功能設(shè)計(jì)的模塊。 IP 核分為硬核、固核和軟核三種類型。軟核指的是在寄存器級(jí)或門級(jí)對(duì)電路功能用 HDL 進(jìn)行描述，表現(xiàn)為 VHDL 或 Verilog HDL 代碼，軟核與生產(chǎn)工藝無(wú)關(guān)，不涉及物理實(shí)現(xiàn)，為后續(xù)設(shè)計(jì)留有很大的空間，增大了 IP 核的靈活性和適應(yīng)性。用戶可以對(duì)軟件的功能加以裁剪以符合特定的應(yīng)用，也可以對(duì)軟 核的參數(shù)進(jìn)行設(shè)置，包括總線寬度、存儲(chǔ)器容量、使能或禁止功能塊等。硬核指的是以版圖形式實(shí)現(xiàn)的設(shè)計(jì)模塊，它基于一定的設(shè)計(jì)工藝，通常用 GDSII 格式表示，不同的客戶可以根據(jù)自己的需要選用特定生產(chǎn)工藝下的硬核。固核是完成了綜合的功能塊，通常以網(wǎng)表的形式提交客戶使用。軟核使用靈活，但其可預(yù)測(cè)性差，延時(shí)不一定能達(dá)到要求；硬核可靠性高，能確保性能，如速度、功耗，能夠很快的投入使用。 南昌航空大學(xué)學(xué)士學(xué)位論文 5 現(xiàn)場(chǎng)可編程門陣列 FPGA 全稱 Field Programmable Gate Array，即現(xiàn)場(chǎng)可編程門陣列 [1]，它是作為專用集 成電路 (ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路有限的缺點(diǎn)。 FPGA 采用了邏輯單元陣列 LCA（ Logic Cell Array）這樣一個(gè)新概念，內(nèi)部包括可配置邏輯模塊 CLB（ Configurable Logic Block）、輸出輸入模塊 IOB（ Input Output Block）和內(nèi)部連線（ Interconnect）三個(gè)部分 。 FPGA 由可編程邏輯單元陣列、布線資源和可編程的 I/O 單元陣列構(gòu)成，一個(gè) FPGA 包含豐富的邏輯門、寄存器和 I/O 資源。一 片 FPGA 芯片就可以實(shí)現(xiàn)數(shù)百片甚至更多個(gè)標(biāo)準(zhǔn)數(shù)字集成電路所實(shí)現(xiàn)的系統(tǒng)。 FPGA 的結(jié)構(gòu)靈活，其邏輯單元、可編程內(nèi)部連線和 I/O 單元都可以由用戶編程，可以實(shí)現(xiàn)任何邏輯功能，滿足各種設(shè)計(jì)需求。其速度快，功耗低，通用性強(qiáng)，特別適用于復(fù)雜系統(tǒng)的設(shè)計(jì)。使用 FPGA還可以實(shí)現(xiàn)動(dòng)態(tài)配置、在線系統(tǒng)重構(gòu)及硬件軟化、軟件硬化等功能。 FPGA 的基本特點(diǎn) (1)FPGA 的容量較大，包含大量的邏輯單元、內(nèi)嵌存儲(chǔ)器，以及一些其他高級(jí)特點(diǎn)，適合比較復(fù)雜的時(shí)序邏輯的應(yīng)用，比如，嵌入式 CPU、數(shù)據(jù)處理等，它的現(xiàn)場(chǎng)可編程，還可以 配合單片機(jī)或 DSP 工作； (2)FPGA 提供了充足的有效邏輯容量密度，不僅大大減少印刷電路板的空間，大大降低系統(tǒng)功耗，同時(shí)大大提高了系統(tǒng)設(shè)計(jì)的工藝可實(shí)現(xiàn)性和產(chǎn)品的可取性； (3)FPGA 內(nèi)部采用片段連接（ Segment Interconnect） ,采用這種連接可以充分利用其繞線功能； (4)FPGA 是 ASIC 電路中設(shè)計(jì)周期最短、開(kāi)發(fā)費(fèi)用最低、風(fēng)險(xiǎn)最小的器件之一； (5)FPGA 采用高速 CHMOS 工藝，功耗低，可以與 CMOS、 TTL 電平兼容。 FPGA 除了具有 ASIC 的特點(diǎn)之外，還具有以下幾個(gè)優(yōu)點(diǎn)： (1)隨 著 VLSI 工藝的不斷提高，單一芯片內(nèi)部可以容納上百萬(wàn)個(gè)晶體管， FPGA芯片的規(guī)模也越來(lái)越大，起單片邏輯門數(shù)已達(dá)到上百萬(wàn)門，它能實(shí)現(xiàn)的功能也越來(lái)越多，同時(shí)也可以實(shí)現(xiàn)系統(tǒng)集成； (2)FPGA 芯片在出廠之前都做過(guò)百分之百的測(cè)試，不需要設(shè)計(jì)人員承擔(dān)投片風(fēng)險(xiǎn)和費(fèi)用，設(shè)計(jì)人員只需在自己的實(shí)驗(yàn)室里即可通過(guò)相關(guān)的軟硬件環(huán)境來(lái)完成芯片的最終功能設(shè)計(jì)。所以， FPGA 投入?。? 南昌航空大學(xué)學(xué)士學(xué)位論文 6 (3)用戶可以反復(fù)地編程、擦拭、使用，或者在外圍電路不動(dòng)的情況下用不同軟件來(lái)實(shí)現(xiàn)不同的功能； (4)FPGA 在運(yùn)算執(zhí)行方式上可以根據(jù)現(xiàn)實(shí)運(yùn)算方式的不同而 不同，所以其運(yùn)算的速度遠(yuǎn)高于單片機(jī)。 可以說(shuō)， FPGA 芯片是小批量系統(tǒng)提高系統(tǒng)集成度、可靠性的最佳選擇之 一。 Cyclone FPGA 簡(jiǎn)介 Altera 在最初階段，聽(tīng)取了客戶的建議，設(shè)計(jì)了全新的 Cyclone 器件滿足的大