【正文】 第 2章 TMS320C54x的硬件結(jié)構(gòu) 內(nèi)容提要 TMS320C54x芯片是一種特殊結(jié)構(gòu)的微處理器，為了快速地實(shí)現(xiàn)數(shù)字信號(hào)處理運(yùn)算，采用了流水線指令執(zhí)行結(jié)構(gòu)和相應(yīng)的并行處理結(jié)構(gòu)，可在一個(gè)周期內(nèi)對(duì)數(shù)據(jù)進(jìn)行高速的算術(shù)運(yùn)算和邏輯運(yùn)算。 本章主要介紹 TMS320C54x芯片的硬件結(jié)構(gòu)，重點(diǎn)對(duì)芯片的 CPU結(jié)構(gòu)、內(nèi)部存儲(chǔ)器等進(jìn)行了討論。 第 2章 TMS320C54x的硬件結(jié)構(gòu) 知識(shí)要點(diǎn) ● 內(nèi)外部總線結(jié)構(gòu) ● CPU結(jié)構(gòu) ● 內(nèi)部存儲(chǔ)器結(jié)構(gòu) 第 2章 TMS320C54x的硬件結(jié)構(gòu) ’C54x的基本結(jié)構(gòu) ’C54x的內(nèi)部總線結(jié)構(gòu) ’C54x的中央處理器 ’C54x的存儲(chǔ)空間結(jié)構(gòu) 第 2章 TMS320C54x的硬件結(jié)構(gòu) ’C54x的基本結(jié)構(gòu) TMS320C54x（ 簡(jiǎn)稱 ’ C54x） 是 TI公司為實(shí)現(xiàn)低功耗、高速實(shí)時(shí)信號(hào)處理而專門(mén)設(shè)計(jì)的 16位定點(diǎn)數(shù)字信號(hào)處理器，采用改進(jìn)的哈佛結(jié)構(gòu)，具有高度的操作靈活性和運(yùn)行速度，適應(yīng)于遠(yuǎn)程通信等實(shí)時(shí)嵌入式應(yīng)用的需要，現(xiàn)已廣泛地應(yīng)用于無(wú)線電通信系統(tǒng)中。 第 2章 TMS320C54x的硬件結(jié)構(gòu) ’C54x的基本結(jié)構(gòu) 1. ’C54x的主要優(yōu)點(diǎn) ① 圍繞 1組程序總線、 3組數(shù)據(jù)總線和 4組地址總線而建立的改進(jìn)哈佛結(jié)構(gòu)，提高了系統(tǒng)的多功能性和操作的靈活性。 ② 具有高度并行性和專用硬件邏輯的 CPU設(shè)計(jì)，提高了芯片的性能。 ③ 具有完善的尋址方式和高度專業(yè)化指令系統(tǒng) ,更適應(yīng)于快速算法的實(shí)現(xiàn)和高級(jí)語(yǔ)言編程的優(yōu)化。 第 2章 TMS320C54x的硬件結(jié)構(gòu) ’C54x的基本結(jié)構(gòu) 1. ’C54x的主要優(yōu)點(diǎn) ① 圍繞 1組程序總線、 3組數(shù)據(jù)總線和 4組地址總線而建立的改進(jìn)哈佛結(jié)構(gòu)，提高了系統(tǒng)的多功能性和操作的靈活性。 ② 具有高度并行性和專用硬件邏輯的 CPU設(shè)計(jì)，提高了芯片的性能。 ③ 具有完善的尋址方式和高度專業(yè)化指令系統(tǒng) ,更適應(yīng)于快速算法的實(shí)現(xiàn)和高級(jí)語(yǔ)言編程的優(yōu)化。 ④ 模塊化結(jié)構(gòu)設(shè)計(jì)，使派生器件得到了更快的發(fā)展。 ⑤ 采用先進(jìn)的 IC集成電路 制造工藝，降低了芯片的功耗 ,提高了芯片的性能。 ⑥ 采用先進(jìn)的靜態(tài)設(shè)計(jì)技術(shù)，進(jìn)一步降低了功耗，使芯片具有更強(qiáng)的應(yīng)用能力。 第 2章 TMS320C54x的硬件結(jié)構(gòu) 2. ’C54x的內(nèi)部結(jié)構(gòu) TMS320C54x的組成 中央處理器 CPU I/O功能擴(kuò)展接口 內(nèi)部總線控制 特殊功能寄存器 數(shù)據(jù)存儲(chǔ)器 RAM 程序存儲(chǔ)器 ROM 串行口 主機(jī)通信接口 HPI 定時(shí)系統(tǒng) 中斷系統(tǒng) 第 2章 TMS320C54x的硬件結(jié)構(gòu) 2. ’C54x的內(nèi)部結(jié)構(gòu) TMS320C54x的硬件結(jié)構(gòu)圖 PAGEN DAGEN 特殊功能 寄存器 系統(tǒng)控制 程序地址生成器 數(shù)據(jù)地址生成器 CPU 乘法 累加器 算術(shù) /邏輯 運(yùn)算單元 桶 形 移位器 比較器 外部 存儲(chǔ)器 接口 外部 設(shè)備 接口 程序存儲(chǔ)器 數(shù)據(jù)存儲(chǔ)器 串行口 并行口 定時(shí)器 計(jì)數(shù)器 中斷 系統(tǒng) 控制 接口 PAB PB CAB CB DAB DB EAB EB 第 2章 TMS320C54x的硬件結(jié)構(gòu) 3. 各部分的功能 ① 中央處理器 CPU 采用了流水線指令執(zhí)行結(jié)構(gòu)和相應(yīng)的并行處理結(jié)構(gòu)，可在一個(gè)周期內(nèi)對(duì)數(shù)據(jù)進(jìn)行高速的算術(shù)運(yùn)算和邏輯運(yùn)算。 ② 內(nèi)部總線結(jié)構(gòu) 由一組程序總線、三組數(shù)據(jù)總線和四組地址總線組成，可在一個(gè)指令周期內(nèi)產(chǎn)生兩個(gè)數(shù)據(jù)存儲(chǔ)地址，實(shí)現(xiàn)流水線并行數(shù)據(jù)處理。 第 2章 TMS320C54x的硬件結(jié)構(gòu) 3. 各部分的功能 ③ 特殊功能寄存器 共有 26個(gè)特殊功能寄存器，位于具有特殊功能的 RAM區(qū)。主要用來(lái)對(duì)片內(nèi)各功能模塊進(jìn)行管理、控制、監(jiān)視。 ④ 數(shù)據(jù)存儲(chǔ)器 RAM 片內(nèi)數(shù)據(jù)存儲(chǔ)器 雙尋址 數(shù)據(jù)寄存器 DARAM (單指令周期內(nèi)二次操作 ) 單 尋址 數(shù)據(jù)寄存器 SARAM (單指令周期內(nèi)一次操作 ) 第 2章 TMS320C54x的硬件結(jié)構(gòu) 3. 各部分的功能 ⑤ 程序存儲(chǔ)器 ROM 可由 ROM和 RAM配置而成，即程序空間可以定義在 ROM上，也可以定義在 RAM中。 當(dāng)需要高速運(yùn)行的程序時(shí)，可將片外 ROM中的程序調(diào)入到片內(nèi) RAM中，以提高程序的運(yùn)行速度，降低對(duì)外部 ROM的速度要求，增強(qiáng)系統(tǒng)的整體抗干擾性能。 第 2章 TMS320C54x的硬件結(jié)構(gòu) 3. 各部分的功能 ⑥ I/O口 BIO： 主要用來(lái)監(jiān)測(cè)外部設(shè)備的工作狀態(tài)； XF： 用來(lái)給外部設(shè)備發(fā)送信號(hào)。 ’C54x芯片還配有主機(jī)接口（ HPI）、 同步串行口和 64K字 I/O空間。 HPI和串行口可以通過(guò)設(shè)置，用作通用 I/O。 64K字的 I/O空間可通過(guò)外加緩沖器或鎖存電路，配合外部 I/O讀寫(xiě)控制時(shí)序構(gòu)成片外外設(shè)的控制電路。 ’C54x共有兩個(gè)通用 I/O引腳（ BIO和 XF）。 第 2章 TMS320C54x的硬件結(jié)構(gòu) 3. 各部分的功能 ⑦ 串行口 不同型號(hào)的’ C54x芯片，所配置的串行口功能不同?？煞譃?4種： 單通道同步串行口 SP 帶緩沖器單通道同步串行口 BSP 并行帶緩沖器多通道同步串行口 McBSP 時(shí)分多通道帶緩沖器串行口 TMD 第 2章 TMS320C54x的硬件結(jié)構(gòu) 3. 各部分的功能 ⑧ 主機(jī)接口 HPI HPI是一個(gè)與主機(jī)通信的并行接口，主要用于DSP與其它總線或 CPU進(jìn)行通信。信息可通過(guò)’ C54x的片內(nèi)存儲(chǔ)器與主機(jī)進(jìn)行數(shù)據(jù)交換。 不同型號(hào)的器件配置不同 HPI口，可分為： 8位標(biāo)準(zhǔn) HPI接口 8位增強(qiáng)型 HPI接口 16位增強(qiáng)型 HPI接口 第 2章 TMS320C54x的硬件結(jié)構(gòu) 3. 各部分的功能 ⑨ 定時(shí)器 定時(shí)器是一個(gè)軟件可編程的計(jì)數(shù)器，用來(lái)產(chǎn)生定時(shí)中斷。 可通過(guò)設(shè)置特定的狀態(tài)來(lái)控制定時(shí)器的停止、恢復(fù)、復(fù)位和禁止。 第 2章 TMS320C54x的硬件結(jié)構(gòu) ⑩ 中斷系統(tǒng) ’C54x的中斷系統(tǒng)具有硬件中斷和軟件中斷。 硬件中斷： 軟件中斷 ： 由外圍設(shè)備信號(hào)引起的中斷 。 分為： 片外外設(shè)引起的硬件中斷 ； 片內(nèi)外設(shè)引起的硬件中斷 。 由程序指令所引起的中斷 。 可屏蔽中斷： 非屏蔽中斷： SINT15~SINT0。 包括所有的軟件中斷和兩個(gè)外部 中斷管理優(yōu)先級(jí) ： 11~16個(gè)固定級(jí) 。 硬件中斷 RS、 NMI。 第 2章 TMS320C54x的硬件結(jié)構(gòu) ’C54x的內(nèi)部總線結(jié)構(gòu) TMS320C54x的結(jié)構(gòu)是以 8組 16位總線為核心，形成了支持高速指令執(zhí)行的硬件基礎(chǔ)。 總線結(jié)構(gòu) 1組程序總線 PB 3組數(shù)據(jù)總線 CB、 DB、 EB 4組地址總線 PAB、 CAB、 DAB、 EAB 第 2章 TMS320C54x的硬件結(jié)構(gòu) 1． 程序總線 PB 主要用來(lái)傳送取自程序存儲(chǔ)器的指令代碼和立即操作數(shù) 。 PB總線既可以將程序空間的操作數(shù)據(jù) (如系數(shù)表 )送至數(shù)據(jù)空間的目標(biāo)地址中 ， 以實(shí)現(xiàn)數(shù)據(jù)移動(dòng) ， 也可以將程序空間的操作數(shù)據(jù)傳送乘法器和加法器中 ， 以便執(zhí)行乘法 累加操作 。 第 2章 TMS320C54x的硬件結(jié)構(gòu) 2． 數(shù)據(jù)總線 CB 、 DB和 EB 3條數(shù)據(jù)總線分別與不同功能的內(nèi)部單元相連接 。 如： CPU、 程序地址 產(chǎn)生邏輯 PAGEN、 數(shù)據(jù)地址 產(chǎn)生邏輯 DAGEN、 片內(nèi)外設(shè)和數(shù)據(jù)存儲(chǔ)器等 。 CB和 DB用來(lái)傳送從數(shù)據(jù)存儲(chǔ)器讀出的數(shù)據(jù)； EB用來(lái)傳送寫(xiě)入存儲(chǔ)器的數(shù)據(jù) 。 數(shù)據(jù)地址產(chǎn)生器 DAGEN 程序地址產(chǎn)生器 PAGEN 3． 地址總線 PAB、 CAB、 DAB和 EAB 用來(lái)提供執(zhí)行指令所需的地址 。 第 2章 TMS320C54x的硬件結(jié)構(gòu) 4． 各總線連接設(shè)備 PB:當(dāng)用于程序指向的操作數(shù)傳輸時(shí)輸出至乘法 累加器當(dāng)進(jìn)行程序命令讀取時(shí)傳輸至控制系統(tǒng)接口 PAB:與程序地址產(chǎn)生器相連 ， 接收程序地址信息 CB:專用于片內(nèi)數(shù)據(jù)存儲(chǔ)器的數(shù)據(jù)傳輸 ， 把數(shù)據(jù)輸出至乘法 累加器 、 算術(shù)邏輯運(yùn)算單元以及桶型移位單元 CAB:與數(shù)據(jù)地址產(chǎn)生器相連 ， 接收數(shù)據(jù)地址信息 DB:除與 CB傳輸相同內(nèi)容外 ， 同時(shí)還負(fù)責(zé)向存儲(chǔ)器寫(xiě)入地址信息 ， 而外接存儲(chǔ)器的數(shù)據(jù)信息也通過(guò)它進(jìn)行讀取 。 DAB:當(dāng)參與片內(nèi)數(shù)據(jù)傳輸時(shí) ， 功能與 CAB一致；當(dāng)參與外設(shè)數(shù)據(jù)傳輸時(shí)則向地址產(chǎn)生器輸入讀入信息的地址信息 。 EB:負(fù)責(zé)向存儲(chǔ)器和地址產(chǎn)生器寫(xiě)入信息包括程序指令和數(shù)據(jù)內(nèi)容及地址 EAB:當(dāng)寫(xiě)入片內(nèi) ， 則接受數(shù)據(jù)地址產(chǎn)生器的信息 ， 當(dāng)向外部寫(xiě)入 ， 則向地址產(chǎn)生器輸送寫(xiě)入的地址信息 第 2章 TMS320C54x的硬件結(jié)構(gòu) ’ C54x讀 /寫(xiě)操作占用總線情況 讀 /寫(xiě)方式 地址總線 程序總線 數(shù)據(jù)總線 PAB CAB DAB EAB PB CB DB EB 程序讀 ? ? 程序?qū)? ? ? 單數(shù)據(jù)讀 ? ? 雙數(shù)據(jù)讀 ? ? ? ? 32位長(zhǎng)數(shù)據(jù)讀 ?(hw) ?(lw) ?(hw) ?(lw) 單數(shù)據(jù)寫(xiě) ? ? 數(shù)據(jù)讀 /數(shù)據(jù)寫(xiě) ? ? ? ? 雙 /單數(shù)據(jù)讀 ? ? ? ? ? ? 外設(shè)讀 ? ? 外設(shè)寫(xiě) ? ? ’ C54x讀 /寫(xiě)操作占用總線情況 第 2章 TMS320C54x的硬件結(jié)構(gòu) ’C54x的中央處理器 CPU CPU是 DSP器件的核心部件，它的性能直接關(guān)系到 DSP器件的性能。 ’ C54x的 CPU采用了流水線指令執(zhí)行結(jié)構(gòu)和相應(yīng)的并行結(jié)構(gòu)設(shè)計(jì)，使其能在一個(gè)指令周期內(nèi)，高速地完成多項(xiàng)算術(shù)運(yùn)算。 第 2章 TMS320C54x的硬件結(jié)構(gòu) CPU包括下列基本部件： ① 40位算術(shù)邏輯 運(yùn)算 單元 ALU； ② 2個(gè) 40位的累加器 A和 B； ③ 支持 16~31位移位范圍的桶形移位寄存器； ④ 能 完成乘法 加法運(yùn)算的乘法累加器 MAC； ⑤ 16位暫存寄存器 T； ⑥ 16位轉(zhuǎn)移寄存器 TRN； ⑦ 比較 、 選擇 、 存儲(chǔ)單元 CSSU； ⑧ 指數(shù)譯碼器； ⑨ CPU狀態(tài)和控制寄存器 。 第 2章 TMS320C54x的硬件結(jié)構(gòu) 算術(shù)邏輯運(yùn)算單元 ALU ’C54x使用 40位的算術(shù)邏輯運(yùn)算單元和 2個(gè) 40位累加器 ， 可完成寬范圍的算術(shù)邏輯運(yùn)算 。 ’ C54x的大多數(shù)算術(shù)邏輯運(yùn)算指令都是單周期指令 ， 其運(yùn)算結(jié)果通常自動(dòng)送入目的累加器 A或 B。但在執(zhí)行存儲(chǔ)器到存儲(chǔ)器的算術(shù)邏輯運(yùn)算指令時(shí) （ 如ADDM、 AN