學習筆記-fpga設計電子時鐘(12864顯示)(已修改)
2025-06-07 15:17 本頁面
【正文】 fpga設計電子時鐘（ 12864顯示） 設計心得： 1，進行分塊設計，類似調(diào)用函數(shù)，脈沖使能 2，充分了解 fpga 的并行特性（ c程序的串行特性，不能并行處理，線性：只有完成了當前任務，才能進行下一個任務） 設計問題： 1，似乎讀有問題，在 char_LR=1時，寫的數(shù)據(jù)為漢字 （程序中時間沒有更改，主要為了調(diào)試看波形） 實際板子驗證時，將 LCD_clk模塊中的分頻調(diào)為 50到 100kHz左右 整體架構(gòu) 功能模塊 液晶初始化時序 初始化 寫漢字 寫字符 繪圖 1，液晶上電初始化 2，清屏 1， 采用繪圖模式 2，一次一個漢字 3，位置，編碼編號 1， 采用 CDRAM模式 2，一次一個 字符 3，位置 1， 采用繪圖模式 2，大小可變 （庫編碼內(nèi)存不變） 3，位置，長寬 非忙應答 控制時序 功能模塊 時序處理 parameter Idle =839。b0000_0001, Basic_ =839。b0000_0010, //basic instruction:0x30 Disp_set =839。b0000_0100, //set show curse bling DDRAM_clear =839。b0000_1000, //colunm address X Wait_clear =839。b0001_0000, Point_set =839。b0010_0000, Show_on =839。b0100_0000, Stop =839。b1000_0000。 寫字符的時序 由于字符屬于半寬字形，且 DDRAM形式下，每行只有 8個地址，而字符可以寫 16個，因此用下面三個來表示寫的地址： input [1:0] Y, //row 03 input [2:0] X, //clunm 07 input LR, //0/1 因此 當 LR=0時，直接寫地址，然后寫一個字符編碼即可 LR=1時，先寫地址，讀出高位數(shù)據(jù)， 然后寫入兩個字節(jié)（讀出的數(shù)據(jù)，要寫的數(shù)據(jù)） parameter Idle =839。b0000_0001, DDRAM =839。b0000_0010, //drawing mode W_addr =839。b0000_0100, //row address Y Dummy =839。b0000_1000, // not really reading R_data =839。b0001_0000, //reading high byte data W0_data =839。b0010_0000, W1_data =839。b0100_0000, Stop =839。b1000_0000。 t1: 0 t2: 2305, T: 10,n_init: 38 t1: 2305 t2: 2665, T: 10,n_char: 6 t1: 2665 t2: 3265, T: 10,n_char: 10 完成了上述工作，就可以設計一個簡單的電子時鐘，其要求如下： 在屏幕上顯示時間 00： 00： 00 要動態(tài)走 （主要就是控制脈沖信號的產(chǎn)生） 設計思路： 1，按下復位鍵，系統(tǒng)復位，時間變?yōu)?00： 00： 00 2，每一秒中時分秒數(shù)據(jù)更改 3，一秒鐘時間到，產(chǎn)生 8個字符寫的脈沖， LCD更新數(shù)據(jù)顯示 00:00:01 00:01:59 1代碼 /* //creat the control sign clock h:m:s */ module sign( //module LED( input lcd_clk, //100kHz input sys_rst, output reg lcd_char_en, output reg lcd_init_en, output reg [7:0]char_data, output reg [2:0]char_X, output reg [1:0]char_Y, output reg char_LR )。 parameter T_w_char = 5, T_lcd_init = 40。 reg [47:0] time_out。 /* 1s */ reg [16:0] t_s。 reg [5:0] t0_clk。 reg [3:0] t1_clk。 reg [2:0] t_char。 reg [5:0] sec,min。 reg [4:0] hour。 reg flag_
研究報告相關(guān)推薦
鄂ICP備17016276號-1