【正文】 基于 VHDL 的 Mealy 狀態(tài)機(jī)設(shè)計(jì) 物理與電子信息科學(xué)系 電子信息科學(xué)與技術(shù)專業(yè) 姓名：孫家芳 學(xué)號(hào)： 05120216 指導(dǎo)教師：胡湘娟 摘 要 : 伴隨著集成電路 (IC)技術(shù)的發(fā)展，電子設(shè)計(jì)自動(dòng)化 (EDA)逐漸成為重要的設(shè)計(jì)手段，已經(jīng)廣泛應(yīng)用于模擬與數(shù)字電路系統(tǒng)等許多領(lǐng)域。 EDA的一個(gè)重要特征就是使用硬件描述語言 (HDL)來完成的設(shè)計(jì)文件，誕生于 1982年的 VHDL語言是經(jīng) IEEE確認(rèn)的標(biāo)準(zhǔn)硬件描述語言，在電子設(shè)計(jì)領(lǐng)域受到了廣泛的接受。本文首先綜述了 EDA技術(shù)的發(fā)展概況， VHDL語言的的歷史、開發(fā)步驟及其優(yōu)點(diǎn)； 著重介紹了使用 EDA技術(shù)，用 VHDL語言完成了 Moore狀態(tài)機(jī)的設(shè)計(jì)工作；通過開發(fā)工具 Max+plusⅡ的編譯和功能仿真，驗(yàn)證了方法的合理性和通用性；最后介紹了設(shè)計(jì)結(jié)果分析及狀態(tài)機(jī)設(shè)計(jì)的幾點(diǎn)體會(huì)。 關(guān)鍵詞： EDA； VHDL； Mealy 型；有限狀態(tài)機(jī) 1 目 錄 ?????????????????????????（ 2） 技術(shù)概述 …………………………………………………… （ 2） 什么是 EDA ????????????????????????（ 2） EDA 的發(fā)展????????????????????????（ 3） （ HDL）……………………………………………（ 5） VHDL 語言簡介??????????????????????（ 5） VHDL 語言的特點(diǎn)?????????????????????（ 5） +PLUSⅡ 軟件 … …… ……………………………………… （ 8） MAX+PLUSⅡ簡介 ………………………………………………（ 6） MAX+PLUSⅡ的特點(diǎn) …………………………………………… … （ 7） 型狀態(tài)機(jī)的 VHDL 設(shè)計(jì) …………………………………（ 8） 狀態(tài)機(jī)的定義???????????????????????（ 8） 狀態(tài)機(jī)的分類???????????????????????（ 8） 態(tài)機(jī)的設(shè)計(jì)步驟??????????????????????（ 9） 狀態(tài)機(jī)的設(shè)計(jì)? ?? ?????????????????? （ 9） Mealy 狀態(tài)機(jī)優(yōu)化 ??????????????????? ?? （ 12） …………………………………………（ 15） 把握整體與細(xì)節(jié) ????? ????????????????? （ 15） 資料的重要性??????????????????????（ 15） 常用工具軟件的 運(yùn)用 ?????????????????? ? （ 15） 參考文獻(xiàn) ……………………………………………………………（ 16） 致謝 …………………………………………………………………（ 18） 2 引言 20 世紀(jì)末 ,電子技術(shù)得到了飛速發(fā)展 ,在其推動(dòng)下 ,現(xiàn)代電子技術(shù)幾乎滲透到了社會(huì)的各個(gè)領(lǐng)域 ,有力的推動(dòng)了社會(huì)生產(chǎn)力的發(fā)展和社會(huì)信息化程 度的提高 ,同時(shí)也使現(xiàn)代電子產(chǎn)品性能進(jìn)一步提高 ,產(chǎn)品更新?lián)Q代的節(jié)奏也越來越快。 現(xiàn)代電子設(shè)計(jì)的核心是 EDA（ Electronic Design Automation） 技術(shù)。 EDA 技術(shù)就是依賴功能強(qiáng)大的計(jì)算機(jī)，在 EDA工具軟件平臺(tái)上，對(duì)以硬件描述語言 HDL（ Hardware Description Languge）為系統(tǒng)邏輯描述手段完成的設(shè)計(jì)文件，自動(dòng)的完成邏輯編譯、邏輯簡化、邏輯分割、邏輯綜合、結(jié)構(gòu)綜合（布局布線），以及邏輯優(yōu)化和仿真測試，直至實(shí)現(xiàn)即定的電子線路系統(tǒng)功能。 EDA 技術(shù)是微電子技術(shù)和現(xiàn)代電子設(shè)計(jì) 技術(shù)的結(jié)合，是這兩個(gè)領(lǐng)域共同孕育的奇葩。 EDA 技術(shù)在硬件實(shí)現(xiàn)了方面融合了大規(guī)模集成電路制造技術(shù)、 IC 版圖設(shè)計(jì)技術(shù)、 ASIC 測試和封裝技術(shù)、 FPGA/CPLD 編程下載技術(shù)、自動(dòng)測試技術(shù)等；在計(jì)算機(jī)輔助工程方面融合了計(jì)算機(jī)輔助設(shè)計(jì) （ CAD） 、計(jì)算機(jī)輔助制造（ CAM） 、計(jì)算機(jī)輔助測試 （ CAT） 、計(jì)算機(jī)輔助工程 （ CAE） 技術(shù)以及多種計(jì)算機(jī)云煙的設(shè)計(jì)概念；而在現(xiàn)代電子學(xué)方面則容納了更多的內(nèi)容，如電子線路設(shè)計(jì)理論、數(shù)字信號(hào)處理技術(shù)、數(shù)字系統(tǒng)建模和優(yōu)化技術(shù)及長線技術(shù)理論等。因此，EDA技術(shù)為現(xiàn)代電子理論和設(shè)計(jì)的表達(dá)與實(shí)現(xiàn) 提供了可能性。在現(xiàn)代技術(shù)的所有領(lǐng)域中，得以飛速發(fā)展的科學(xué)技術(shù)多為計(jì)算機(jī)輔助設(shè)計(jì)，而非自動(dòng)化設(shè)計(jì)。顯然 ,最早進(jìn)入設(shè)計(jì)自動(dòng)化的技術(shù)領(lǐng)域之一是電子技術(shù) ,這就是為什么電子技術(shù)始終處于所有科學(xué)技術(shù)發(fā)展最前列的原因之一。 本文主要運(yùn)用 EDA 技術(shù)，通過 MAX+PLUSⅡ 軟件對(duì) Mealy 狀態(tài)機(jī)進(jìn)行設(shè)計(jì)，并對(duì)程序及仿真結(jié)果進(jìn)行分析和概括。 2. EDA 技術(shù)概述 什么是 EDA 在電子設(shè)計(jì)技術(shù)領(lǐng)域，可編程邏輯器件 (如 PLD， GAL)的應(yīng)用，已有了很好的普及。隨著可編程邏輯器件集成規(guī)模不斷擴(kuò)大，自身功能的不斷完善和計(jì)算機(jī)輔 助設(shè)計(jì)技術(shù)的提高，在現(xiàn)代電子系統(tǒng)設(shè)計(jì)領(lǐng)域中的 EDA 便應(yīng)運(yùn)而生了。傳統(tǒng)的數(shù)字電路設(shè)計(jì)模式，如利用卡諾圖的邏輯化簡手段以及難懂的布爾方程表達(dá)方式和相應(yīng)的 TTL或 4000系列小規(guī)模集成芯片的堆砌技術(shù)正在迅速地退出歷史舞臺(tái)。 EDA 是一種實(shí)現(xiàn)電子系統(tǒng)或電子產(chǎn)品自動(dòng)化設(shè)計(jì)的技術(shù)，它與電子技術(shù)、 3 微電子技術(shù)的發(fā)展密切相關(guān)，吸收了計(jì)算機(jī)科學(xué)領(lǐng)域的大多數(shù)最新研究成果，以高性能的計(jì)算機(jī)作為工作平臺(tái)，是 20 世紀(jì) 90 年代初從 CAD(計(jì)算機(jī)輔助設(shè)計(jì) )、CAM(計(jì)算機(jī)輔助制造 )、 CAT(計(jì)算機(jī)輔助測試 )和 CAE(計(jì)算機(jī)輔助工程 )的概念 發(fā)展而來的 [2]。 EDA 技術(shù)就是以計(jì)算機(jī)為工具，在 EDA 軟件平臺(tái)上，根據(jù)硬件描述語言 HDL完成的設(shè)計(jì)文件，自動(dòng)地完成邏輯編譯、化簡、分割、綜合及優(yōu)化、布局線、仿真，直至對(duì)于特定目標(biāo)芯片的適配編譯、邏輯映射和編程下載等工作。設(shè)計(jì)者的工作僅限于利用軟件的方式來完成對(duì)系統(tǒng)硬件功能的描述，在EDA 工具的幫助下和應(yīng)用相應(yīng)的 FPG/CPLD 器件，就可以得到最后的設(shè)計(jì)結(jié)果。盡管目標(biāo)系統(tǒng)是硬件，但整個(gè)設(shè)計(jì)和修改過程如同完成軟件設(shè)計(jì)一樣方便和高效。當(dāng)然，這里的所謂 EDA 主要是指數(shù)字系統(tǒng)的自動(dòng)化設(shè)計(jì)，因?yàn)檫@一領(lǐng)域的軟硬件方面的 技術(shù)已比較成熟，應(yīng)用的普及程度也已比較大。而模擬電子系統(tǒng)的EDA 正在進(jìn)入實(shí)用，其初期的 EDA 工具不一定需要硬件描述語言。此外，從應(yīng)用的廣度和深度來說，由于電子信息領(lǐng)域的全面數(shù)字化，基于 EDA 的數(shù)字系統(tǒng)的設(shè)計(jì)技術(shù)具有更大的應(yīng)用市場和更緊迫的需求性。 EDA的發(fā)展 EDA(Electronics Design Automation 電子設(shè)計(jì)自動(dòng)化 )技術(shù)伴隨著半導(dǎo)體技術(shù)、集成技術(shù)和計(jì)算機(jī)技術(shù)的發(fā)展，經(jīng)歷了計(jì)算機(jī)輔助設(shè) CAD(Computer Assist Design)、計(jì)算機(jī)輔助工程設(shè)計(jì) CAE(Computer AssistEngineering Design)和電子設(shè)計(jì)自動(dòng)化 ESDA(Electronics Systems Design Automation)三個(gè)發(fā)展階段。 90年代以來， EDA技術(shù)的發(fā)展和普及給電子系統(tǒng)的設(shè)計(jì)帶來了革命性的變化，并已滲透到電子系統(tǒng)設(shè)計(jì)的各個(gè)領(lǐng)域。目前， EDA工具的應(yīng)用范圍涉及模擬、微波等各個(gè)領(lǐng)域，可以實(shí)現(xiàn)各個(gè)領(lǐng)域電子系統(tǒng)設(shè)計(jì)的測試、設(shè)計(jì)仿真和布局布線等。EDA技術(shù)是以計(jì)算機(jī)硬件和系統(tǒng)軟件為基本工作平臺(tái)，在電路與系統(tǒng)、數(shù)據(jù)庫、圖形學(xué)、圖論、拓?fù)溥壿?、?jì)算數(shù)學(xué)、優(yōu)化理論等諸 多學(xué)科基礎(chǔ)上研制成的、商品化的 EDA通用支撐軟件和應(yīng)用軟件包。 電子設(shè)計(jì)工程師只要完成對(duì)電子系統(tǒng)的功能描述，就可以利用計(jì)算機(jī)和 EDA工具完成電路的功能設(shè)計(jì)、邏輯設(shè)計(jì)、性能分析、時(shí)序測試直至印刷電路板 PCB(Printed Circuit Board)的自動(dòng)設(shè)計(jì)。近十年來，微電子技術(shù)和計(jì)算機(jī)技術(shù)的進(jìn)步及電子產(chǎn)品市場運(yùn)作節(jié)奏的加快，涉及諸多領(lǐng)域的現(xiàn)代電子設(shè)計(jì)技術(shù)已邁入一個(gè)全新的階段。應(yīng)用系統(tǒng)設(shè)計(jì)從單純的專用集成電路 ASIC(Application SpecificIntegrated Circuit)設(shè)計(jì)走向了系 統(tǒng)設(shè)計(jì)和單片系統(tǒng) SOC(System On a Chip)設(shè)計(jì)，尤其是 20 世紀(jì) 90 年代初的系統(tǒng)編程技術(shù) ISP(In 4 System Programmability)，為電子產(chǎn)品的設(shè)計(jì)和生產(chǎn)帶來了革命性的變化。 （ HDL） VHDL(Very2High2Speed Integrated CircuitHard2wareDescriptionLanguage)是用來描述從抽樣到具體級(jí)別硬件的工業(yè)標(biāo)準(zhǔn)語言。 80 年代初期 ,因?yàn)槊绹娛鹿I(yè)需要描述電子系統(tǒng)的標(biāo)準(zhǔn)方法 ,美 國開始進(jìn)行 VHDL的開發(fā) ,它是美 VHSIC(超高速集成電路 )的一部分 ,并于 1986年和 1987年分別成為美國和 IEEE的工業(yè)標(biāo)準(zhǔn)。此后 ,各 EDA公司相繼推出了自己的 VHDL設(shè)計(jì)環(huán)境 ,并迅速地被接納為一種通用的設(shè)計(jì)交換媒介。作為一種規(guī)范和建模語言 ,它不只是意味著編寫代碼 ,而且也便于建立層次結(jié)構(gòu)和用元件庫進(jìn)行設(shè)計(jì)。 VHDL翻譯成中文就是超高速集成電路硬件描述語言，是一種快速的電路設(shè)計(jì)工具，功能涵蓋了電路描述、電路合成、電路仿真等三大電路設(shè)計(jì)工作。 VHDL 是用來描述從抽象到具體硬件級(jí)別的工業(yè)標(biāo)準(zhǔn)語言， 并已成為一種通用的硬件設(shè)計(jì)交換媒介。計(jì)算機(jī)輔助工程軟件的供應(yīng)商已把 VHDL作為其 CAD或 EDA軟件輸入與輸出的標(biāo)準(zhǔn)，例如 SYNOPSYS、 ALTERA、 CADENCE、 VIEWLOGIC 等EDA廠商均提供了 VHDL的編輯器，并在其仿真工具、綜合工具和布圖工具中提供了對(duì) VHDL 的支持。特別值得一提的是 ALTERA公司不僅提供大規(guī)模的 CPLD 和 EPGA器件，同時(shí)也提供一套十分有特色的綜合工具 MAXPLUSⅡ，設(shè)計(jì)者既可以使用原理圖輸入，也可以使用文本輸入方式，更可以二者混合輸入。從編譯、綜合、布線到仿 真、下載一氣呵成，十分方便。 VHDL語言 的特點(diǎn) VHDL是一種面向設(shè)計(jì)的標(biāo)準(zhǔn)硬件描述語言 ,主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)、行為、功能和接口。 VHDL不僅保留了一般計(jì)算機(jī)高級(jí)語言簡潔、高效的編程風(fēng)格和規(guī)范易讀的語言形式 ,而且還包含了許多獨(dú)特的具有硬件特性的語言。其主要特點(diǎn)如下。 ① VHDL支持?jǐn)?shù)字電路的開發(fā)環(huán)境 ,并能抽象表示電路的結(jié)構(gòu)和行為 ,降低了硬件電路的設(shè)計(jì)難度 ,并能進(jìn)行系統(tǒng)的早期模擬以保證設(shè)計(jì)的正確性。 ② VHDL支持多種設(shè)計(jì)方法 :自頂向下、自底向上或混合的方法 。支持邏輯設(shè)計(jì)中層次與領(lǐng)域的描述 。支 持行為描述、 RTL方式描述、門級(jí)描述。 ③ VHDL設(shè)計(jì)與工藝無關(guān)。在傳統(tǒng)的硬件設(shè)計(jì)中 ,設(shè)計(jì)者必須手工檢查與工藝有 5 關(guān)的因素 ,如時(shí)序、面積、驅(qū)動(dòng)強(qiáng)度等。用 VHDL設(shè)計(jì)的最大優(yōu)點(diǎn)是在工藝上無需花費(fèi)過多的時(shí)間和精力。 +PLUSⅡ MAX+PLUSⅡ 簡介 本次設(shè)計(jì)選用的開發(fā)環(huán)境為美國 ALTERA 公司自行設(shè)計(jì)開發(fā)的 EDA 工具M(jìn)AX+PLUSⅡ，其全稱為 Mu1tiple Array Matrix and Programmable Logic User Systems。它具有運(yùn)行速度快，界面統(tǒng)一，功能集 中，易學(xué)易用等特點(diǎn)。它的器件系列從最初的 Max 系列到最新的 FLEX10K 系列，從 500 門到 10萬門提供了滿足各種條件需要的一系列器件。其中最為先進(jìn)的 FLEX 系列采用獨(dú)特的快通道技術(shù)，使得器件的可預(yù)測性大大增強(qiáng)，速度也得到提高，資源利用率達(dá) 70%左右時(shí)， FLEX10K 系列可以提供 7OMHz左右的工作速度。 MAX+PLUSⅡ結(jié)合各種系列器件的物理結(jié)構(gòu)，提供了各種的優(yōu)化措施，以在提高工作速度和資源利用率之間給以平衡。從而對(duì)大多數(shù)設(shè)計(jì)提供解決方案。 MAX+PLUSⅡ提供了原理圖輸入、文本輸入 (采用硬件描述語言 )和 波形輸入等多種輸入手段，并可以任意組合使用。利用該工具所配備的編輯、編譯、仿真、綜合、芯片編程等功能，可將設(shè)計(jì)電路圖或電路描述程序變成基本的邏輯單元寫入到可編程的芯片中 (如即 GA 芯片 )，做成 ASIC 芯片。用戶首先對(duì)所做項(xiàng)目進(jìn)行設(shè)計(jì)，明確設(shè)計(jì)目的、設(shè)計(jì)要求；然后利用原理圖輸入方式或文本輸入方式進(jìn)行設(shè)計(jì)輸入；輸入完成后，進(jìn)行編譯，若編譯過程中發(fā)現(xiàn)錯(cuò)誤，則檢查設(shè)計(jì)輸入，修改錯(cuò)誤，直至沒有錯(cuò)誤發(fā)生 。編譯完成后，就可以進(jìn)行仿真，檢查設(shè)計(jì)是否達(dá)到設(shè)計(jì)要求，否則的話，還需重新檢查設(shè)計(jì)輸入；仿真結(jié)果達(dá)到要求后，就可以進(jìn)行燒 錄，把設(shè)計(jì)程序下載到目的芯片中；最后把芯片放到實(shí)際系統(tǒng)中進(jìn)行驗(yàn)證、測試。圖 2 給出了用 MAX+PLUSⅡ進(jìn)行 FP 以開發(fā)的流程。 圖 2 用 MAX+PLUSⅡ 開發(fā)的 FPGA 的流程示意圖 Altera Max+plusⅡ 設(shè)計(jì) 輸入 編譯 仿真 燒錄 驗(yàn)證 6 MAX+PLUSⅡ借助 EDIF 網(wǎng)表文件， SRAM 目標(biāo)文件 (.sof)、 LPM、 VerilogHDL和 VHDL 能與 Candence、 Mentor Graphics、 OrCAD、 Synopsys、 Synplicity 和Viewlogic