【正文】 設(shè)備技術(shù)部個(gè)人工作總結(jié) 第一篇：設(shè)備技術(shù)部個(gè)人工作總結(jié) 設(shè)備技術(shù)部個(gè)人工作總結(jié) 在這忙碌的 2021 年里，公司在各方面都呈現(xiàn)出了蓬勃發(fā)展的勢頭。我的工作也在公司領(lǐng)導(dǎo)及各位同事的幫助下，緊張而有序的基本完成了自己的本職工作。通過這段時(shí)間的學(xué)習(xí)與工作，工作上有了一定的突破，但也存在了諸多不足。回顧過去的一年，現(xiàn)將個(gè)人工作總結(jié)如下： 新員工培訓(xùn) 在培訓(xùn)中我本著讓新同事盡快融入到我們這個(gè)團(tuán)體為原則，讓新同事了解軟件，硬件，邏輯之間如何配合，并對(duì)邏輯這部分有個(gè)大體認(rèn)識(shí)，同時(shí)讓他們盡可能了解自己的職位、定位自己的角色、盡早發(fā)揮自己的專業(yè)才能。 在給新同事培訓(xùn)的過程中，發(fā)現(xiàn)自己知識(shí)的匱乏，在邏輯方面還需要進(jìn)一步加深，對(duì)于軟件和硬件部分沒有整體認(rèn)識(shí)。我希望公司對(duì)新老員工多舉辦培訓(xùn)活動(dòng)，增加員工本領(lǐng)域的工作能力，同時(shí)也能擴(kuò)展對(duì)其他領(lǐng)域的認(rèn)識(shí)。 項(xiàng)目總結(jié) 所 3 室脈沖數(shù)據(jù)采集器 本項(xiàng)目實(shí)現(xiàn)設(shè)定時(shí)間 內(nèi)脈沖個(gè)數(shù)統(tǒng)計(jì)；設(shè)定 A 和 B 兩通道脈沖個(gè)數(shù)差來統(tǒng)計(jì)達(dá)到設(shè)定脈沖個(gè)數(shù)差的時(shí)間及此時(shí) A 和 B 通道脈沖個(gè)數(shù)；同時(shí)完成以某一個(gè)輸入脈沖作為外觸發(fā)信號(hào)，記錄兩次觸發(fā)信號(hào)之間的脈沖個(gè)數(shù)以及時(shí)間。 在這個(gè)項(xiàng)目中遇到的問題：定差計(jì)數(shù)功能的計(jì)數(shù)精度低，主要是由于軟件啟動(dòng)后，立即開始計(jì)時(shí)，而沒有等待脈沖的來臨，后將啟動(dòng)計(jì)時(shí)更改為軟件啟動(dòng)后要等待脈沖的到來才真正視為啟動(dòng)計(jì)數(shù)，計(jì)時(shí)。且當(dāng)循環(huán)計(jì)數(shù)時(shí)，當(dāng)?shù)谝淮斡?jì)完時(shí)，開始第二次計(jì)數(shù)時(shí)，仍然要等脈沖的來臨。 IF自動(dòng)化測試設(shè)備 本項(xiàng)目可通過單片 機(jī)設(shè)定頻標(biāo)輸出情況，每一路頻標(biāo)輸出的頻率可設(shè)定，輸出的正、負(fù)脈沖可設(shè)定，并且每一路頻標(biāo)輸出的有無可設(shè)定，正脈沖設(shè)定為無輸出輸出保持低電平，負(fù)脈沖相反。 路 IF 自動(dòng)化測試設(shè)備 本項(xiàng)目在原上升沿計(jì)數(shù)的基礎(chǔ)上又增添下降沿計(jì)數(shù)，將結(jié)果存入寄存器，并由軟件讀取寄存器比較大小，取其合適數(shù)據(jù)以提高精度。 所的 4 項(xiàng)目 本項(xiàng)目是在去年減四項(xiàng)目的基礎(chǔ)上將固定頻率的三項(xiàng)方波更改為利用狀態(tài)機(jī)實(shí)現(xiàn)不同頻率的三項(xiàng)方波。 IF 板測試儀通過 FPGA 邏輯 實(shí)現(xiàn) 16 路可調(diào)頻標(biāo)及 8 路脈沖計(jì)數(shù)，出示寄存器操作指南配合單片機(jī)，軟件，硬件一起完成整機(jī)調(diào)試。 IF 板測試儀第三套 實(shí)現(xiàn)可調(diào)頻標(biāo)及脈沖計(jì)數(shù)，出示寄存器操作指南配合項(xiàng)目組完成整機(jī)調(diào)試。 陀螺儀測試設(shè)備 本項(xiàng)目利用狀態(tài)機(jī)實(shí)現(xiàn)不同頻率的波形，并且頻率可有硬件按鍵發(fā)出命令，邏輯判斷命令實(shí)現(xiàn)不同頻率的時(shí)序。 在調(diào)試的過程中發(fā)現(xiàn)按鍵切換會(huì)使而導(dǎo)致波形錯(cuò)誤，頻率不穩(wěn)定。后 邏 輯 增 添 了 按 鍵 切 換 邏 輯 復(fù) 位 功 能 ， 將 問 題 解 決 。 板卡開發(fā) 本項(xiàng)目實(shí)現(xiàn)了 PCI 端數(shù)據(jù)與邏輯數(shù)據(jù)通過雙口 RAM 的交換；同時(shí)完成脈沖頻率采集、計(jì)數(shù)、 DDR2 緩存讀寫等功能。在本項(xiàng)目調(diào)試中遇到的問題主要是對(duì)硬件的不了解，造成調(diào)試周期長，找不出問題，以及做事不夠仔細(xì)選錯(cuò)時(shí)鐘。 總線測試設(shè)備 通過 FPGA 邏輯實(shí)現(xiàn) 14 組（每組 5 個(gè)信號(hào)）的 RT 端通信時(shí)序控制，8 組（每組 5 個(gè)信號(hào)的） BC 端通信實(shí)現(xiàn)控制， 12 組（每組 5 路）電平輸入采集，邏輯提供深度為 256words，寬度為 32 位的 FIFO，用來緩存軟件更新待發(fā)送數(shù) 據(jù)以及緩存接收到的數(shù)據(jù)，同時(shí)邏輯實(shí)現(xiàn)了電纜自檢功能。 在調(diào)試中發(fā)現(xiàn) RT 輸出信號(hào)不用時(shí)要將其拉為高，而 BC 接收模塊的輸出信號(hào) CMD 不用時(shí)為低，不可以啟動(dòng)后用與不用都設(shè)為通信狀態(tài)，將會(huì)造成干擾。還有由于項(xiàng)目過程中加入其他項(xiàng)目，造成整個(gè) CSB 項(xiàng)目邏輯開發(fā)調(diào)試周期減少，時(shí)間有些緊張，邏輯沒來得及給軟件出示寄存器操作指南，造成軟件與邏輯配合不順暢。以后在邏輯單板調(diào)試完成后要盡量給軟件出示操作指南。 A01 項(xiàng)目后六塊板卡 實(shí)現(xiàn)定時(shí)計(jì)數(shù)，定差計(jì)數(shù)，同時(shí)實(shí)現(xiàn)多周期外觸發(fā)計(jì)數(shù)，濾波系數(shù)及周期數(shù)可有軟件設(shè)定等功能，并且完成單板調(diào)試。 本項(xiàng)目完成了加速度計(jì)及加速度計(jì)系統(tǒng)的測試，邏輯主要實(shí)現(xiàn)不同頻率的輸出，通過串口與工控機(jī)相連，由軟件對(duì)頻標(biāo)信號(hào)的遠(yuǎn)程控制；同時(shí)實(shí)現(xiàn)對(duì) 輸入信號(hào)的脈沖個(gè)數(shù)采集。 ()利用 VC 軟件進(jìn)行單板調(diào)試及配合其他工作人員整機(jī)調(diào)試。在單板調(diào)試中發(fā)現(xiàn)因缺少電阻輸入信號(hào)無法到達(dá) FPGA 芯片，還有開機(jī)后找不到板卡，更換 93CS56 芯片解決 。在以后的項(xiàng)目里希望硬件給板子前能真正對(duì)板子大體功能進(jìn)行檢查測試。 年工作做以下規(guī)劃： 維護(hù)公司以前項(xiàng)目；同時(shí)在保證質(zhì)量的前提下盡快完成領(lǐng)導(dǎo)安排的新項(xiàng)目； 理論水平和工作能力上還略顯不足，需要在學(xué)習(xí)中成長，進(jìn)一步加強(qiáng)基礎(chǔ)：掌握 Xilinx 相關(guān)知識(shí)，加強(qiáng)絡(luò)及高速存儲(chǔ)的相關(guān)知識(shí)；培養(yǎng)硬件的意識(shí)，培養(yǎng)系統(tǒng)的觀念， HDL 代碼僅僅是一個(gè)表述心中硬件的工具，學(xué)習(xí)硬件相關(guān)知識(shí)，將硬件和邏輯聯(lián)系起來。 要以團(tuán)隊(duì)為主，積極配合項(xiàng)目組其他人員的工作；測 試的時(shí)候一般都需要硬件，軟件，邏輯的配合，一個(gè)邏輯很難控制的工作，可能軟件控制很簡單。如果電阻匹配不當(dāng)或者缺少一個(gè)元器件等都會(huì)導(dǎo)致邏輯無法輸出，這就需要硬件來尋找問題，當(dāng)然作為邏輯和軟件人也要利用相關(guān)軟件協(xié)助硬件尋找問題。所以，項(xiàng)目組成員間相互配合，相互聽取別人的意見，這樣必然知道的更多，從而加快測試和開發(fā)的速度，使項(xiàng)目盡快完成。 第二篇：設(shè)備技術(shù)部個(gè)人工作總結(jié) 設(shè)備技術(shù)部個(gè)人工作總結(jié) 在這忙碌的 2021 年里，公司在各方面都呈現(xiàn)出了蓬勃發(fā)展的勢頭。我的工作也在公司領(lǐng)導(dǎo)及各位同事的幫助下，緊張而有序的基本完成了自己的本職工作。通過這段時(shí)間的學(xué)習(xí)與工作，工作上有了一定的突破，但也存在了諸多不足?；仡欉^去的一年，現(xiàn)將個(gè)人工作總結(jié)如下： 新員工培訓(xùn) 在培訓(xùn)中我本著讓新同事盡快融入到我們這個(gè)團(tuán)體為原則，讓新同事了解軟件，硬件，邏輯之間如何配合，并對(duì)邏輯這部分有個(gè)大體認(rèn)識(shí)，同時(shí)讓他們盡可能了解自己的職位、定位自己的角色、盡早發(fā)揮自己的專業(yè)才能。 在給新同事培訓(xùn)的過 程中，發(fā)現(xiàn)自己知識(shí)的匱乏，在邏輯方面還需要進(jìn)一步加深，對(duì)于軟件和硬件部分沒有整體認(rèn)識(shí)。我希望公司對(duì)新老員工多舉辦培訓(xùn)活動(dòng)，增加員工本領(lǐng)域的工作能力，同時(shí)也能擴(kuò)展對(duì)其他領(lǐng)域的認(rèn)識(shí)。 項(xiàng)目總結(jié) 所 3 室脈沖數(shù)據(jù)采集器 本項(xiàng)目實(shí)現(xiàn)設(shè)定時(shí)間內(nèi)脈沖個(gè)數(shù)統(tǒng)計(jì)；設(shè)定 A 和 B 兩通道脈沖個(gè)數(shù)差來統(tǒng)計(jì)達(dá)到設(shè)定脈沖個(gè)數(shù)差的時(shí)間及此時(shí) A 和 B 通道脈沖個(gè)數(shù)；同時(shí)完成以某一個(gè)輸入脈沖作為外觸發(fā)信號(hào)，記錄兩次觸發(fā)信號(hào)之間的脈沖個(gè)數(shù)以及時(shí)間。 在這個(gè)項(xiàng)目中遇到的問題：定差計(jì)數(shù)功能的計(jì)數(shù) 精度低，主要是由于軟件啟動(dòng)后，立即開始計(jì)時(shí)，而沒有等待脈沖的來臨，后將啟動(dòng)計(jì)時(shí)更改為軟件啟動(dòng)后要等待脈沖的到來才真正視為啟動(dòng)計(jì)數(shù)，計(jì)時(shí)。且當(dāng)循環(huán)計(jì)數(shù)時(shí)，當(dāng)?shù)谝淮斡?jì)完時(shí)，開始第二次計(jì)數(shù)時(shí)，仍然要等脈沖的來臨。 IF自動(dòng)化測試設(shè)備 本項(xiàng)目可通過單片機(jī)設(shè)定頻標(biāo)輸出情況，每一路頻標(biāo)輸出的頻率可設(shè)定，輸出的正、負(fù)脈沖可設(shè)定，并且每一路頻標(biāo)輸出的有無可設(shè)定，正脈沖設(shè)定為無輸出輸出保持低電平，負(fù)脈沖相反。 路 IF 自動(dòng)化測試設(shè)備 本項(xiàng)目在原上升沿計(jì)數(shù)的基礎(chǔ)上又 增添下降沿計(jì)數(shù)，將結(jié)果存入寄存器，并由軟件讀取寄存器比較大小，取其合適數(shù)據(jù)以提高精度。 所的 4 項(xiàng)目 本項(xiàng)目是在去年減四項(xiàng)目的基礎(chǔ)上將固定頻率的三項(xiàng)方波更改為利用狀態(tài)機(jī)實(shí)現(xiàn)不同頻率的三項(xiàng)方波。 IF 板測試儀通過 FPGA 邏輯實(shí)現(xiàn) 16 路可調(diào)頻標(biāo)及 8 路脈沖計(jì)數(shù)，出示寄存器操作指南配合單片機(jī)，軟件，硬件一起完成整機(jī)調(diào)試。 IF 板測試儀第三套 實(shí)現(xiàn)可調(diào)頻標(biāo)及脈沖計(jì)數(shù)，出示寄存器操作指南配合項(xiàng)目組完成整機(jī)調(diào)試。 陀螺儀測試設(shè)備 本項(xiàng)目利用狀態(tài)機(jī)實(shí)現(xiàn)不同頻率的波形，并且頻率可有硬件按鍵發(fā)出命令，邏輯判斷命令實(shí)現(xiàn)不同頻率的時(shí)序。 在調(diào)試的過程中發(fā)現(xiàn)按鍵切換會(huì)使而導(dǎo)致波形錯(cuò)誤，頻率不穩(wěn)定。后 邏 輯 增 添 了 按 鍵 切 換 邏 輯 復(fù) 位 功 能 ， 將 問 題 解 決 。 板卡開發(fā) 本項(xiàng)目實(shí)現(xiàn)了 PCI 端數(shù)據(jù)與邏輯數(shù)據(jù)通過雙口 RAM 的交換；同時(shí)完成脈沖頻率采集、計(jì)數(shù)、 DDR2 緩存讀寫等功能。在本項(xiàng)目調(diào)試中遇到的問題主要是對(duì)硬件的不了解，造成調(diào)試周期長，找不出問題，以及做事不夠仔細(xì)選錯(cuò)時(shí)鐘。 總線測試設(shè)備 通過 FPGA 邏輯實(shí)現(xiàn) 14 組（每組 5 個(gè)信號(hào)）的 RT 端通信時(shí)序控制，8 組（每組 5 個(gè)信號(hào)的） BC 端通信實(shí)現(xiàn)控制， 12 組（每組 5 路）電平輸入采集，邏輯提供深度為 256words，寬度為 32 位的 FIFO，用來緩存軟件更