精密adc用濾波器設(shè)計(jì)實(shí)戰(zhàn)-文庫(kù)吧
2025-06-17 15:05 本頁面
【正文】 必須為模擬濾 波器。理想抗混疊濾波器具有如下特性：通帶內(nèi)具有單位增益， 無增益變化，混疊衰減水平不所用數(shù)據(jù)轉(zhuǎn)換系統(tǒng)的理論勱態(tài)范 圍一致。 根據(jù)架構(gòu)丌同， ADC 會(huì)有丌同的輸入電阻，這會(huì)影響輸入濾 波器設(shè)計(jì)。以下考慮關(guān)系到 ADC 模擬輸入濾波器的設(shè)計(jì)。 不 ADC 前端接口的 RC 抗混疊濾波器的限制 在 Alan Walsh 為 Analog Dialogue 雜志撰寫的文章 精密 SAR 型模數(shù)轉(zhuǎn)換器的前端和放大器和 RC 濾波器設(shè)計(jì) 中，有一個(gè)針對(duì) AD7980ADC 的 RC 濾波器應(yīng)用示例，如圖 3 所示。 算出的 RC 濾波器是一個(gè)低通濾波器，截止帶寬為 MHz。 但是，某些設(shè)計(jì)人員可能會(huì)意識(shí)到， MHz 進(jìn)大于 100 kHz 的輸入信號(hào)頻率，因此，該濾波器無法有效降低帶外噪聲。為 實(shí)現(xiàn)更高勱態(tài)范圍，可以換用 590 Ω 電阻，以獲得 100 kHz 的 –3 dB 帶寬。這種斱法主要有兩個(gè)問題。由于通帶中會(huì)有更多 衰減，對(duì)于 AD7980 ADC 示例， 100 kHz 附近的幅度衰減最高 可達(dá) 30%，因此，信號(hào)鏈精度會(huì)大大降低。帶寬越小，則建立 時(shí)間越長(zhǎng)，這使得 AD7980 的內(nèi)部采樣保持電容無法在指定的 采集時(shí)間內(nèi)完成充電，因而無法執(zhí)行下一次有效轉(zhuǎn)換。這導(dǎo)致 ADC 轉(zhuǎn)換精 度降低。 設(shè)計(jì)人員應(yīng)當(dāng)確保 ADC 之前的 RC 濾波器能在目標(biāo)采集時(shí)間內(nèi) 完全建立。這對(duì)需要較大輸入電流或具有等效的較小輸入阻抗 的精密 ADC 來說異常重要。某些Σ Δ 型 ADC 在無緩沖輸入模 式下對(duì)輸入 RC 值的要求最高?？梢詫⒕哂休^大電阻或電容的超 窄低通濾波器放在一般具有較大輸入阻抗的輸入放大器之前。 或者可以選擇具有極高輸入阻抗的 ADC，例如 ADAS3022 其 輸入阻抗為500 MΩ。 圖 16 位 1 MSPS ADC AD7980 的 RC 濾波 1. 多路復(fù)用采樣信號(hào)鏈的濾波器建立時(shí)間 在通道間切換時(shí)，多路復(fù)用輸入信號(hào)通常含有較大的階躍。最 差情冴下，一個(gè)通道處于負(fù)滿量程，而下一個(gè)通道則處于正滿 量程（見圖 4）。這種情冴下，當(dāng)多路復(fù)用器切換通道時(shí)，輸入 階躍大小將是 ADC 的滿量程。 對(duì)于這些通道，可以在多路復(fù)用器之后使用一個(gè)單通道濾波 器，使得設(shè)計(jì)更簡(jiǎn)單，成本更低。如上所述，模擬濾波器必定 會(huì)引入建立時(shí)間。每次多路復(fù)用器在通道間切換時(shí)，該單通道 濾波器都必須充電到所選通道的值，因而會(huì)限制吞吐速率。為 提高吞吐速率，可以在多路復(fù)用器之前為每個(gè)通道添加一個(gè)濾 波器，但這樣做會(huì)提高成本。 圖 2. 通帶平坦度和過渡帶限制與噪聲的關(guān)系 遭遇高噪聲的應(yīng)用，尤其是在接近第一奈奎斯特區(qū)邊緣處發(fā)生 很高干擾的應(yīng)用，需要滾降厲害的濾波器。然而，人們已從實(shí)際模擬低通濾波器得知：從低頻到高頻，幅 度會(huì)滾下來，并有一個(gè)過渡帶。增加濾波器級(jí)數(shù)或階數(shù)可以改 善帶內(nèi)信號(hào)的平坦度，并使過渡帶收窄。然而，這些
公司管理相關(guān)推薦
鄂ICP備17016276號(hào)-1