【正文】 ....................................................................................29 致謝 ..............................................................................................................................31 Abstract......................................................................................................................32 【摘要】 電壓 基 準源是集成電路中一個 非常 重要的單元模塊， 其性能的好壞直接影響系統(tǒng)的精度和穩(wěn)定性。電壓基準源廣 泛應(yīng)用于模數(shù)轉(zhuǎn)換器 (ADC)、數(shù)模轉(zhuǎn) 換器 (DAC)、低壓差線性穩(wěn)壓器 (LDO)等模擬和數(shù)模混合集成電路 以及片上系統(tǒng) (SoC)芯片中 。隨著集成電路產(chǎn)業(yè)的發(fā)展和半導(dǎo)體制造工藝技術(shù)的進步， 集成電路的工作電壓也原來越低，工作在亞閾值的電路在低壓、低功耗設(shè)計中變得越來越流行 。對于亞閾值 MOSFET 基準電路模型的研究，傳統(tǒng)設(shè)計是從亞閾值 MOSFET 柵源電壓的溫度特性入手，構(gòu)造零溫度系數(shù)的基準參考源。本文利用的是工作在亞閾值區(qū)的閾值電壓不同的兩 MOSFET 器件 ， 基于 TSMC μm 標準CMOS 工藝技術(shù) ，設(shè)計了一款工作在亞閾值區(qū)、結(jié)構(gòu)簡單的 純 CMOS 低壓、低功耗 基準參考源 。 本文設(shè)計了一款所有器件都工作在弱反型區(qū)，輸出基準電壓平均為 mV 的基準電壓源。采用 Cadence Spectre 仿真工具對基準電路進行仿真，仿真結(jié)果為：溫度掃描從 20 ℃到 80 ℃ ，基準輸出隨溫度的變化僅為 mV，基準源的溫度系數(shù)為 ppm/℃ 。當(dāng)電路工作在 V 到 V 的電源電壓下 ，基準源可以正常工作，電壓調(diào)制率為 %，線靈敏度為 %/V。 電源抑制比（ PSRR） 在電路工作在直流下為 dB， 低頻 下可達到 dB， 在 1KHz 的時候降到 dB，在 1MHz 的時候也能保持 dB。 正常工作狀態(tài)下，靜態(tài)電流為 nA， 功耗僅為 pW。 仿真結(jié)果表明，性能滿足設(shè)計指標。 【關(guān)鍵詞】：基準電壓源 低功耗 亞閾值特性 CMOS 1. 前言 1 選題背景 互補型 MOS 器件 (Complementary Metal Oxide Semiconductor， CMOS)是由仙童半導(dǎo)體公司的 Frank Wanlass 于 1963 年率先研發(fā)成功的。 CMOS 器件的誕生標志著半導(dǎo)體工業(yè)高速發(fā)展時代的開始，自此 集成電路（ Integrated Circuit， IC） 行業(yè)的發(fā)展歷程基本遵循了 Gordon E. Moore 于 1965 年預(yù)言的著名的摩爾定律 [1]。近 20 年來，集成電路行業(yè)已經(jīng)飛速邁過了大規(guī)模 (LSI)、 超大規(guī)模 (VLSI)、特大規(guī)模 (ULSI)等幾個時代。幾年前，基于 45 nm 和 22 nm 的標準 CMOS 工藝技術(shù)已經(jīng)十分成熟，各類產(chǎn)品也實現(xiàn)量產(chǎn)。如今， Intel 最新發(fā)布的處理器 Core M 在僅僅 82 平方毫米的面積上集成了 13 億個晶體管 ,這也是世界上第一款投入商用的基于 14 nm 工藝的處理器。 Intel 公司今年即將推出另一款基于 14 nm 工藝的處理器── Skylake， Intel 公司雖然緊跟摩爾定律，然而多數(shù)工程師預(yù)見集成電路產(chǎn)業(yè)將在 7 nm 時達到極限，稱之為“ 7 nm 鴻溝”。另一個集成電路行業(yè)領(lǐng)頭羊臺積電 (TSMC)預(yù)計 2017 年完成 10 nm 工藝的量產(chǎn) 。因此我們可以預(yù)計，未來一段時間內(nèi)集成電路產(chǎn)業(yè)的主流趨勢仍然是尺寸的不斷降低，并且片上系統(tǒng) (System on chip， SoC)將成為發(fā)展的重點方向。 基準電路 是集成電路設(shè) 計 中 必不可少的一個核心模塊 ， 在數(shù)模轉(zhuǎn)換器 (DAC)、模數(shù)轉(zhuǎn)換器 (ADC)、傳感器 (Sensor)、動態(tài)存儲設(shè)備 (DRAM)、閃存 (Flash Memory)等模擬電路或數(shù)?；旌想娐分卸加兴纳碛?。基準源按照其功能可以簡單分為電流基準源和電壓基準源，他們的主要作用就是給系統(tǒng)中其他電路結(jié)構(gòu)提供“標準”的電壓或電流。一個合格的基準源應(yīng)該不隨電源電壓、溫度以及工藝、負載等變化而發(fā)生變化，即實現(xiàn)對外部條件的“絕緣”，基準源的性能好壞直接決定了電路系統(tǒng)的穩(wěn)定性和各項指標的優(yōu)劣。 工藝尺寸的逐步減小，伴隨著的是集成電路的 工作電壓越來越低。工藝尺寸越來越小、芯片所含晶體管越來越多、工藝越來越密集復(fù)雜，為集成電路產(chǎn)業(yè)帶來了很多瓶頸和挑戰(zhàn)。對于 90 nm 工藝，器件最高可以承受約 1V 左右的電壓，然而，工作在低于 1V（ sub1V）的電路才能迎合日新月異的技術(shù)和產(chǎn)品更迭。 隨著近幾年 便攜式設(shè)備 (手機、 平板電腦 、筆記本電腦 )、以及各種可穿戴設(shè)備 (Google Glass、 Oculus Rift、 Apple Watch)等的迅猛發(fā)展 ，也要求電路設(shè)計向 更 低壓及 更 低功耗的方向發(fā)展。 基準源發(fā)展史 電壓基準源 (Reference Voltage)是指輸出不隨外界溫度、供電電壓、制造工藝等其他因素改變而發(fā)生變化的電壓源，基準源既可以獨立存在的，也可以集成在具有多功能的電路當(dāng)中。雖然電壓基準源發(fā)展歷程只有短短幾十年，然而性能指標不斷刷新，新型設(shè)計方案層出不窮。 在最初的時候，人們選擇電池作為電路的基準源，但由于其性能表現(xiàn)較差、成本高昂又比較笨重，電池很快就成為了歷史。 1. 前言 2 19 世紀 60 年代，人類發(fā)明了齊納二極管 (Zener Diode)，通常也叫做穩(wěn)壓二極管。它的工作原理是：利用 PN 結(jié)的反向擊穿狀態(tài)，齊納二極管的電流可以在一定范圍 內(nèi)隨意改變而保持其電壓基本不變。正常工作狀態(tài)下齊納管的電流為幾毫安，而它可以達到 7 V 左右的穩(wěn)定電壓。齊納管的功耗大、溫度特性、噪聲特性和穩(wěn)定性也較差。雖然缺點諸多，但是其攜帶方便，在早期還是達到了廣泛的應(yīng)用。 1971 年，是基準源發(fā)展歷史上開辟性的一年。 R. J. Widlar 首次提出了帶隙基準源(Bandgap Reference， BGR)的設(shè)計思想。它是令具有負溫度系數(shù)的三極管基極 射極電壓(VBE)和工作在不相等電流密度的具有正溫度系數(shù)的兩個三極管發(fā)射結(jié)電壓之差 (ΔVBE)，通過設(shè)定合適的系數(shù)相 加就可以得到理論上的具有零溫度系數(shù)的基準電壓源 [2]。從此之后，一大批設(shè)計者在他的設(shè)想的指引下，提出了眾多帶隙基準源的電路結(jié)構(gòu)和設(shè)計技術(shù)。 1973 年， K. E. Kujik 提出了一種可代替齊納二極管的基準電壓源，核心構(gòu)造是運算放大器加薄膜電阻，其輸出參考電壓為 10 V。 1979 年， G. Tzanateas 等人設(shè)計的電路中將包圍著電阻的 5 個工作在弱反型區(qū)的 CMOS管作為正溫度系數(shù)產(chǎn)生電路，負溫度系數(shù)產(chǎn)生電路仍是三極管的 VBE。這是早期工作在亞閾值區(qū)的 CMOS 基準源一次成功的嘗試 [3]。 1984 年， G. M. Meijier 通過新型溫度補償電路實現(xiàn)了三極管發(fā)射極電壓的非線性溫度補償，其電路性能指標中溫漂系數(shù)得以顯著降低。 1993 年， M. Gunawan 設(shè)計了一款新型的曲率補償?shù)膸痘鶞试措娐罚╇婋妷嚎梢缘椭?1 V，輸出電流約 100 μA，輸出基準電壓約為 200 mV。 1999 年， Banba 打破了帶隙基準電壓源輸出電壓 V 的瓶頸，通過在運放兩輸入端加入相同阻值的分流電阻設(shè)計了一款可以工作在 1 V 以下 的 CMOS 基準源，輸出基準由結(jié)合一個反饋環(huán)的兩路電流產(chǎn)生 [4]。 20xx年， Filanovsky發(fā)現(xiàn)了工作在亞閾值區(qū)的 MOSFET 在一定偏置下，其柵 源電壓 (Vgs)擁有負溫度特性 。自此，工作在亞閾值區(qū) MOS 管的柵 源電壓成為基準源設(shè)計方案中負溫度系數(shù)產(chǎn)生模塊的熱門之選。眾多研究人員基于此進行大量的深入研究和改進，近 10 年來純 CMOS 基準電路領(lǐng)域得到了巨大的發(fā)展。 20xx 年， Ka Nang Leung 通過在電路中添加高抵抗性的多晶硅電阻構(gòu)成的溫度補償模塊，使基準源在 2 V 左右的工作電壓下達到 10 ppm/℃的出色的溫度系數(shù)指標。 20xx 年， Ken Ueno 等人基于 μm 的標準 CMOS 工藝 成功搭建無電阻的低壓、低功耗基準電壓參考源電路，利用工作在亞閾值狀態(tài)的 MOS 管實現(xiàn) [5]。 20xx 年， Luca Magnelli等人基于 μm 的標準 CMOS 工藝提出了一款工作在亞閾值區(qū)的溫度補償技術(shù)實現(xiàn)的新型 CMOS 電壓基準源，其性能表現(xiàn)在其超低的功耗，可以達到 nW，比它之前文獻當(dāng)中的最好的功耗性能還要低一個數(shù)量級。電路的核心部分是工作在亞閾值區(qū)的兩個閾值電壓不同的 MOS 管 [6]。 20xx 年，清華大學(xué)的 Qing Ding 等人設(shè)計出一款工作在 1 V 以下 (sub1V)、超 低功耗 (52 nw)的純 CMOS 基準電壓源，采用工作在亞閾值區(qū)的閾值電壓不同的 MOS 管，其 ΔVgs 可以通過調(diào)整器件參數(shù)達到與溫度無關(guān)，從而設(shè)計為基準電壓源 [7]。 1. 前言 3 20xx 年，芬蘭 Aalto University 的 Shailesh Singh Chouhan 和 Kari Halonen 基于 μm工藝下，設(shè)計了一款低壓低功耗 (Vref= mV， P= μW)、溫漂系數(shù) ppm/℃ 的高性能純 CMOS 基準電壓源，主要運用于 RFID(Radio Frequency Identification， 射頻識別 )系統(tǒng)中 LDO(low dropout regulator， 低壓差線性穩(wěn)壓器 )的設(shè)計 [8]。 國內(nèi)外發(fā)展現(xiàn)狀及趨勢 低溫漂系數(shù)基準源（ Low temperature coefficient bandgap reference circuit） 溫漂系數(shù)即基準源隨環(huán)境溫度變化的變化幅度，其值越小，電路性能越好。對于傳統(tǒng)的具有一階補償?shù)膸痘鶞孰妷涸?，溫漂系?shù)一般在 20～ 60 ppm/℃ 范圍內(nèi)。然而在一些對溫度系數(shù)要求很嚴格的設(shè)計中，包括高精度 D/A 系統(tǒng) 、 A/D 系統(tǒng) ，高 精度電流源 (電壓源 )等，二階溫度補償或者更高階的溫度補償經(jīng)常需要添加到電路的設(shè)計中來。目前高階補償技術(shù)包括二階曲率補償技術(shù) [9]、指數(shù)曲線補償技術(shù) [10]、電流相減補償法 [11]、電壓疊加補償法 [12]、VBE 線性化技術(shù) [13]、基于電阻比值的曲線補償法 [14]、基于 ΔVgs 加權(quán)補償技術(shù) [15]等。通過在電路中運用這些技術(shù)，基準源的溫漂系數(shù)可以達到 10 ppm/℃ 以下。 低壓基準源（ Low voltage bandgap reference circuit） 近年來，隨著深亞微米集成電路技術(shù)的 不斷發(fā)展下，晶體管越做越小，越做越密，集成電路要求的電源電壓也越來越低。 V( μm)和 V(90 nm)的電源電壓已經(jīng)得到廣泛應(yīng)用，傳統(tǒng)的帶隙基準源的工作電壓為 V 左右，然而 V 對于發(fā)展迅速的可攜帶設(shè)備、可穿戴設(shè)備、動態(tài)隨機存儲器 (DRAM)等來說已不能滿足需求，更低的電源電壓是必然的發(fā)展趨勢。早在 1999 年， Banba 就在自己的論文中采用折疊電阻的方法對 Brokaw 之前提出的帶隙參考源 [15]進行改進，提出一種新型的低壓帶隙基準電壓源 [16]，將電源電壓降到 1 V 左右。 20xx 年， Piero Malcovati 等人基于亞微米的 BICMOS 工藝 ，在室溫下功耗僅為 92 μW、溫度系數(shù)僅為 ppm/K 的低壓基準電壓源 [17]，電路中簡化了復(fù)雜的功放模塊和曲率補償模塊。 20xx 年， Yueming Jiang 改變了常規(guī)低壓基準源噪聲較高的狀況，基于 μm 的工藝設(shè)計了一款低壓、低 1/f 噪聲的基準電壓源 [18]。 20xx 年以來，有眾多文獻中基準源設(shè)計工作在 1 V 以下的電壓 [19][20],雖然許多設(shè)計的性能指標和穩(wěn)定性都已達到相當(dāng)水準，然而 sub1V帶隙基準源的技術(shù)仍不算 成熟，工藝成本仍需降低。 高電源抑制比基準源（ High PSRR bandgap reference circuit） 在一些特殊的工作環(huán)境，尤其是在數(shù)?；旌霞呻娐分?，由于供電電源存在較大的噪聲，噪聲會對模擬電路性能產(chǎn)生一定程度上的干擾，選取能在各級頻率下穩(wěn)定工作的基準源就顯得十分重要。 PSRR(Power Supply Rejection Ratio)即電源抑制比，是基準電源一項核心的性能指標。一般而言，其值越高，電路