【正文】 ....................................................................................................31 Abstract......................................................................................................................32 【摘要】 電壓 基 準源是集成電路中一個 非常 重要的單元模塊， 其性能的好壞直接影響系統(tǒng)的精度和穩(wěn)定性。本文利用的是工作在亞閾值區(qū)的閾值電壓不同的兩 MOSFET 器件 ， 基于 TSMC μm 標準CMOS 工藝技術(shù) ，設(shè)計了一款工作在亞閾值區(qū)、結(jié)構(gòu)簡單的 純 CMOS 低壓、低功耗 基準參考源 。 電源抑制比（ PSRR） 在電路工作在直流下為 dB， 低頻 下可達到 dB， 在 1KHz 的時候降到 dB，在 1MHz 的時候也能保持 dB。 CMOS 器件的誕生標志著半導(dǎo)體工業(yè)高速發(fā)展時代的開始，自此 集成電路（ Integrated Circuit， IC） 行業(yè)的發(fā)展歷程基本遵循了 Gordon E. Moore 于 1965 年預(yù)言的著名的摩爾定律 [1]。 Intel 公司今年即將推出另一款基于 14 nm 工藝的處理器── Skylake， Intel 公司雖然緊跟摩爾定律，然而多數(shù)工程師預(yù)見集成電路產(chǎn)業(yè)將在 7 nm 時達到極限，稱之為“ 7 nm 鴻溝”。基準源按照其功能可以簡單分為電流基準源和電壓基準源，他們的主要作用就是給系統(tǒng)中其他電路結(jié)構(gòu)提供“標準”的電壓或電流。對于 90 nm 工藝，器件最高可以承受約 1V 左右的電壓，然而，工作在低于 1V（ sub1V）的電路才能迎合日新月異的技術(shù)和產(chǎn)品更迭。 在最初的時候，人們選擇電池作為電路的基準源，但由于其性能表現(xiàn)較差、成本高昂又比較笨重，電池很快就成為了歷史。齊納管的功耗大、溫度特性、噪聲特性和穩(wěn)定性也較差。它是令具有負溫度系數(shù)的三極管基極 射極電壓(VBE)和工作在不相等電流密度的具有正溫度系數(shù)的兩個三極管發(fā)射結(jié)電壓之差 (ΔVBE)，通過設(shè)定合適的系數(shù)相 加就可以得到理論上的具有零溫度系數(shù)的基準電壓源 [2]。這是早期工作在亞閾值區(qū)的 CMOS 基準源一次成功的嘗試 [3]。 20xx年， Filanovsky發(fā)現(xiàn)了工作在亞閾值區(qū)的 MOSFET 在一定偏置下，其柵 源電壓 (Vgs)擁有負溫度特性 。 20xx 年， Ken Ueno 等人基于 μm 的標準 CMOS 工藝 成功搭建無電阻的低壓、低功耗基準電壓參考源電路，利用工作在亞閾值狀態(tài)的 MOS 管實現(xiàn) [5]。 1. 前言 3 20xx 年，芬蘭 Aalto University 的 Shailesh Singh Chouhan 和 Kari Halonen 基于 μm工藝下，設(shè)計了一款低壓低功耗 (Vref= mV， P= μW)、溫漂系數(shù) ppm/℃ 的高性能純 CMOS 基準電壓源，主要運用于 RFID(Radio Frequency Identification， 射頻識別 )系統(tǒng)中 LDO(low dropout regulator， 低壓差線性穩(wěn)壓器 )的設(shè)計 [8]。目前高階補償技術(shù)包括二階曲率補償技術(shù) [9]、指數(shù)曲線補償技術(shù) [10]、電流相減補償法 [11]、電壓疊加補償法 [12]、VBE 線性化技術(shù) [13]、基于電阻比值的曲線補償法 [14]、基于 ΔVgs 加權(quán)補償技術(shù) [15]等。早在 1999 年， Banba 就在自己的論文中采用折疊電阻的方法對 Brokaw 之前提出的帶隙參考源 [15]進行改進，提出一種新型的低壓帶隙基準電壓源 [16]，將電源電壓降到 1 V 左右。 高電源抑制比基準源（ High PSRR bandgap reference circuit） 在一些特殊的工作環(huán)境，尤其是在數(shù)?；旌霞呻娐分校捎诠╇婋娫创嬖谳^大的噪聲，噪聲會對模擬電路性能產(chǎn)生一定程度上的干擾，選取能在各級頻率下穩(wěn)定工作的基準源就顯得十分重要。提高 PSRR 的方法有以下幾種：在基準電壓輸出支路添加大負載電容 [22]；在電路中構(gòu)造共源共柵電流鏡 [23]；提高運算放大器的增益和電源抑制比 [24]。 20xx 年， Luis enrique de 等人設(shè)計的電路中沒有使用雙極性晶體管，只有電阻和工作在亞閾值區(qū)的 MOS 管。以及文獻 [28]中， Luca Magnelli, Felice Crupi等設(shè)計了一款最低可工作在 V 的純 CMOS 基準電壓源，其功耗低達 nW。最后，浮柵MOS 器件加入電路設(shè)計可以獲得高性能的超低功耗電路，然而其工藝復(fù)雜，成本過高，不適用于大規(guī)模集成電路設(shè)計與生產(chǎn)。 雖然不同的低功耗基準源設(shè)計文獻有不同的原理和電路構(gòu)造方法，然而從眾多文獻的閱讀中中可以得出結(jié)論：現(xiàn)在進行低功耗基準源設(shè)計的最佳方案是采取工作在亞閾值區(qū)的CMOS 電路。 本文主要內(nèi)容如下安排： 第一章是前言，通過查閱相關(guān)資料，介紹了本文的選題背景，總結(jié)概括了基準源的發(fā)展史、國內(nèi)外發(fā)展現(xiàn)狀，列舉了本文的主要工作和結(jié)構(gòu)。并對其設(shè)計原理 (亞閾值區(qū) MOS 管閾值電壓的溫度特性 )進行簡要介紹、對電路結(jié)構(gòu)以及各器件參數(shù)的確定等進行說明，并對其各方面性能參數(shù)進行仿真和 分析。下面進行簡要的介紹： 掩埋型齊納二極管基準源 利用齊納二極管 (穩(wěn)壓二極管 )制作基準電壓源的歷史可以追溯到上世紀中期，起初人們的方法是將一個工作在反向狀態(tài) 的齊納二極管與一個工作在正向?qū)顟B(tài)的二極管串聯(lián)，搭建簡單的基準源。然而掩埋型齊納二極管的一個重要缺陷就是不適合在低壓下進行工作。這項技術(shù)已被證明適用于太空作業(yè)以及核能系統(tǒng)中。圖 所示的是一種經(jīng)典的帶隙基準電壓源。 經(jīng)典帶隙基準源的結(jié)構(gòu)和原理 經(jīng)典帶隙基準源核心部分由兩部分電路疊加而成，即擁有 正溫度系數(shù)的電壓 產(chǎn)生電路(PTAT ， proportionaltoabsolutetemperature)和擁有 負溫度系數(shù)的 電壓產(chǎn)生電路 (CTAT ，plementarytoabsolutetemperature)。 下面將進行詳細的公式推導(dǎo)，來幫助理解帶隙基準源的設(shè)計原理。值得一提的是，集電極電流 IC 大小也同樣與溫度有關(guān)，然而為了令理解和分析簡化，在這 里暫時假設(shè) IC 是不隨溫度發(fā)生改變的恒定值。 正溫度系數(shù)電壓的實現(xiàn) 在很早以前 ， 設(shè)計者就注意到流過不同大小電路的兩個 雙極 型 晶體管， 它們的 基極 發(fā)射極電壓之差 是擁有正溫度系數(shù)的 。 帶隙基準電壓基本結(jié)構(gòu) 從上面的 推導(dǎo) 可知，我們 可以結(jié)合呈現(xiàn)正溫度系數(shù)的流過電流不相等的兩雙極型晶體管的基極 發(fā)射極電壓之差 (ΔVBE )與呈現(xiàn)負 溫度系數(shù)的電壓 (VBE )就可以設(shè)計出一 款理論上與外界溫度無關(guān) 的基準電壓 VREF，結(jié)合式 (211)可 以 表示為 )l n (mnbVVV TBER E F ?? ? （ 213） （ 1）一種基準電壓源的 基本結(jié)構(gòu)為： 圖 簡易帶隙基準參考源電路 1 由放大器的輸入端電壓“虛斷”的原理可得： VX=VY。溫漂系數(shù)反應(yīng)了基準源電路在整個選擇的溫度范圍內(nèi) [Tmin,Tmax]，Vref 的相對于 該段溫度范圍內(nèi)的平均基準電壓的變化率的大小。電源抑制比 (PSRR)的單位為分貝 (dB)， 在設(shè)計中，我們期望 PSRR 值盡可能大，因為PSRR 值 越大，輸出 基準源 受到電源的影響 就 越小 。因此 在設(shè)計帶隙基準電壓源 的過程中 ， 要通過改造電路結(jié)構(gòu)，包括通過在電路中添加運算放大器或者將基準電路與低壓差線性穩(wěn)壓器結(jié)合等方法，提高帶隙基準源的 PSRR 值。 1/f 噪聲也叫做閃爍噪聲，是由于有源器件中載波密度的隨機波動而產(chǎn)生，屬于固有噪聲，無法被濾除，一般可以在 Hz 到 10 Hz 范圍內(nèi)進行定義。然而由于片上集成度的日益升高，設(shè)備的散熱以及電池的使用壽命越來越受到人們的關(guān)注，在電路性能不受很大影響的基礎(chǔ)上，降低功耗成為人們的普遍訴求。 %1 0 0%1 0 0// ???????? ddREFREFdddddd REFREFVV VVVVVV VVS REFdd （ 223） 精度（ Accuracy） 精度是許多電路最重要的性能參數(shù)，基準電壓源電路也不例外。 負載調(diào)整率（ Load Regulation） 電源負載的變化會引起基準源輸出的波動。尤其對于一些人體醫(yī)療植入設(shè)備以及各種各樣的易攜帶電子設(shè)備來說，電池的待機時間和老化速度是至關(guān)重要的。 NMOS 器件的簡化結(jié)構(gòu)如圖 所示。源端和漏端之間有兩個 PN 結(jié)，在經(jīng)典的 MOSFET 的電路設(shè)計中， MOS 器件所有 PN 結(jié)一定要反偏。 一般將NMOS 器件的襯底連接到 GND 上，將 PMOS 器件的襯底連接到 VDD 上。 3. 工作在亞閾值區(qū)的傳統(tǒng) MOSFET 模型 15 圖 P 襯 N 阱工藝 CMOS 器件 MOSFET 的閾值電壓 MOSFET 的 閾值電壓 VTH的定義為： 剛好形成載流子溝道時的柵電壓值。 上式在求解理想 MOS 管的閾值電壓時， 沒有考慮到 溝道在源、漏兩端的邊緣效應(yīng)。導(dǎo)致了位于柵極下方的硅表面實現(xiàn)反型所需的電荷量越來越小，閾值電壓也變得越來越小，這種效應(yīng)被稱作短溝道效應(yīng)(Shortchannel effects)。然而，事實上 MOSFET 的漏源電流并不等于零，還會有一小股電流通過器件，該電流稱之為“亞閾電流”，這個工作區(qū)域也稱為“亞閾值區(qū)” (Subthreshold region， 也被稱作“弱反型區(qū)” )，亞閾值 電流是 MOS 管的源、漏端載流子的濃度差產(chǎn)生的擴散電流，與電壓不再滿足平方關(guān)系。 亞閾值 MOSFET 柵源電壓的溫度特性 根據(jù)上一節(jié)式 (33)可以 推導(dǎo)出 亞閾值 MOS 管的柵源電壓 (Vgs)的 表達式： ])/)((ln [ 200 TOXmDSTTHGS WVCTTTn LInVVV ??? ? (34) 為了簡化分析，在這里我們假設(shè)電流是恒定的，并且把經(jīng)驗參數(shù) m 定為 2， 令 柵源電壓對溫度求導(dǎo) 可 得： ])(ln[ 2020TOXDSTTHGS WVCTn LTIVTVTV ??????? (35) 式 (35)中 ,2020)( TOXDS WVCTn LTI?項遠遠小于 1，所以 表達式中 第二項為負值。因此，大多數(shù)設(shè)計者都是在電路中構(gòu)造 IPTAT 電流源，以獲取柵源電壓 Vgs 的負溫度特性。 一種傳統(tǒng)的亞閾值 MOSFET 基準源電路工作原理如圖 所示，由前面的分析可知，當(dāng) MOS 管工作在亞閾值狀態(tài)下時，其柵源電壓 Vgs 具有負溫度系數(shù)，而熱電壓 VT 具有正的溫度系數(shù)，因此可以結(jié)合兩者特性構(gòu)造與溫度無關(guān)的基準電壓源： TGSREF VVV ??? (36) 通過調(diào)整系數(shù) α 的值，可以使上式中的 Vref 在一個特定溫度下溫度系數(shù)為 0，由于 Vgs由 MOS 管的偏置電流決定，因此構(gòu)造一個穩(wěn)定的偏置電流是電路設(shè)計的關(guān)鍵所在。低功耗設(shè)計還廣泛應(yīng)用于微型無線傳感器 (Wireless Microsensors )，生物醫(yī)學(xué)植入物 (Biomedical Implants)以及智能傳感網(wǎng)絡(luò) (Smart Sensor Network)等新型設(shè)備中。 在本次論文中，工作在亞閾值區(qū)用來最小化供電電壓和功耗損失。與眾多文獻中的電路相比，本文提出的電路構(gòu)造的最大的特征是是功耗特別小。由于 MOSFET 的閾值電壓 VTH具有負溫度特性，因此 (43)式右端第 一項 (VTH2VTH1)可以充當(dāng)基準源的負溫度電壓產(chǎn)生部分，第二項可以充當(dāng)基準源的正溫度電壓產(chǎn)生部分。根據(jù) TSMC μm工藝參數(shù)，式 (46)中括號內(nèi)第二項可以估算為 ( η1)VSB[31]，因此 (46)可以被寫為： SBTHTH VTTkTVV )1()()( 00* ????? ? (47) 結(jié)合 (45)和 (47)可得， Vref 表示 為： 311302 ln)](