【正文】 推導可得： 4. 工作在亞閾值區(qū)的新型基準電壓源 20 )e xp (3131 ??BoxoxNN kqttKK ??? (49) 電路具體設計 電路原理圖 電路原理圖僅由兩部分構成，分別是啟動電路和基準電源輸出電路。通過仿真可知，設計的基準源擁有較低的溫度系數(shù)以及低頻率下合格的電源抑制比。 在對電路功耗優(yōu)化的過程中，靜態(tài)電流成為了一個技術瓶頸，減小靜態(tài)電流是延長可攜帶設備電池運行效率的關鍵。 3. 工作在亞閾值區(qū)的傳統(tǒng) MOSFET 模型 17 傳統(tǒng)亞閾值 MOSFET 基準源電路模型 根據(jù)之前小節(jié)的分析，可以得 出使用工作在亞閾值區(qū)的 MOSFET 取代過去帶隙基準源設計中的雙極晶體管來構造新型低功耗基準參考源電路是可行的方案。這種效應稱為 “ 亞閾值導電 ” 。 研究者發(fā)現(xiàn) ， 源端和襯端，漏端和襯端 形成的 PN 結的耗盡層 會 延伸到溝道。 MOS 器件按種類分可以分為 NMOS 器件 和 PMOS 器件 ；按功能分可以分為增強型 MOS 器件 (Enhancement Mode MOSFET)和耗盡型 MOS 器件 (Depletion Mode MOSFET)。 器件整體在 Psub（ P 型襯底）上進行制作，兩個高摻雜濃度區(qū)域 (Heavily Doped Region ，用符號 N+或 P+表示 )上形成源端 (Source，用符號 S 表示 )和漏端 (Drain，用符號 D 表示 )。負載調(diào)整率就是反映基準輸出電壓受負載電流的影響大小，負載調(diào)整率是衡量基準源好壞的一個主要性能指標。 2. 基準源的理論分析 13 靈敏度（ Sensitivity） 基準電源的靈敏度，即線調(diào)整率。 噪聲（ Noise） 噪聲是大多數(shù)電路都需要考慮的一項性能指標，通?？梢苑譃橥獠吭肼暫蛢?nèi)部噪聲。其公式表達式如下所示： )/(10)( 6m inm a x m inm a x CppmTTV VVT me a n ????? (221) (221)中的 Vmax， Vmin 是 基準電壓源在選取的溫度范圍 [Tmin,Tmax]內(nèi)最大輸出基準電壓值與最小輸出基準電壓值。如圖 所示， 三極管 Q2 與 Q1 雖然工作在同一個電源電壓 VCC 下，但由于 Q2 是由 m 個 Q1 并聯(lián)而成的，因此流過他們的電流密度是不同的，具體表示為： I(Q1)= nI(Q2)。 雙極性器件的集電極電流可以表達為： )exp(TBESC VVII ? （ 23） 上式中 中 熱電壓 VT=kT/q，飽和電流 IS∝ μkTni2 ，其中 μ 表示 少數(shù)載流子的遷移率， ni為硅 材料 的本征載流子濃度。 Q4R2I2VR EFQ2R1I10VC CIR3Q1Q3 圖 經(jīng)典 Widlar 帶隙基準源 帶隙基準電壓源有別于其他種類基準電壓源的特點有： （ 1） 低溫度系數(shù)，其溫度系數(shù)一般可達 20～ 60 ppm/℃ ，可以在變化的環(huán)境溫度下保持較高的輸出穩(wěn)定性。 圖 掩埋型齊納二極管基準源 XFET 基準源 XFET(eXtra implantation junction Field Effect Transistor)基準 源一種有別于流行的帶隙基準源和傳統(tǒng)的掩埋齊納二極管基準源的新型基準源，發(fā)明于上世紀九十年代 [29]。 第五章進行總結，概括本文的基本結構和設計結果，并對未來低功耗基準源的發(fā)展提出預想。由于集成電路產(chǎn)業(yè)的飛速發(fā)展和片上系統(tǒng)集成度的日益上升，功耗這項性能 1. 前言 5 指標已被眾多設計者放在首要位置。 通過閱讀大量文獻以及了解低功耗基準源發(fā)展史后，總結出低功耗設計的首選方案是工作在亞閾值區(qū)的 CMOS 電路。在最新的文獻 [25]中， Yuanming Zhu， Fei Liu 等采用特殊的啟動電路，設計了一款高 PSRR 的基準源電路，在直流工作狀態(tài)下 PSRR 高達 115 dB，在 10MHZ工作狀態(tài)下 PSRR 也可以保持 90 dB。 20xx 年， Piero Malcovati 等人基于亞微米的 BICMOS 工藝 ，在室溫下功耗僅為 92 μW、溫度系數(shù)僅為 ppm/K 的低壓基準電壓源 [17]，電路中簡化了復雜的功放模塊和曲率補償模塊。 國內(nèi)外發(fā)展現(xiàn)狀及趨勢 低溫漂系數(shù)基準源（ Low temperature coefficient bandgap reference circuit） 溫漂系數(shù)即基準源隨環(huán)境溫度變化的變化幅度，其值越小，電路性能越好。自此，工作在亞閾值區(qū) MOS 管的柵 源電壓成為基準源設計方案中負溫度系數(shù)產(chǎn)生模塊的熱門之選。從此之后，一大批設計者在他的設想的指引下，提出了眾多帶隙基準源的電路結構和設計技術。 1. 前言 2 19 世紀 60 年代，人類發(fā)明了齊納二極管 (Zener Diode)，通常也叫做穩(wěn)壓二極管。一個合格的基準源應該不隨電源電壓、溫度以及工藝、負載等變化而發(fā)生變化，即實現(xiàn)對外部條件的“絕緣”，基準源的性能好壞直接決定了電路系統(tǒng)的穩(wěn)定性和各項指標的優(yōu)劣。近 20 年來，集成電路行業(yè)已經(jīng)飛速邁過了大規(guī)模 (LSI)、 超大規(guī)模 (VLSI)、特大規(guī)模 (ULSI)等幾個時代。 本文設計了一款所有器件都工作在弱反型區(qū)，輸出基準電壓平均為 mV 的基準電壓源。對本文的研究做出重要貢獻的個人和集體，均已在文中以明確方式注明。隨著集成電路產(chǎn)業(yè)的發(fā)展和半導體制造工藝技術的進步， 集成電路的工作電壓也原來越低，工作在亞閾值的電路在低壓、低功耗設計中變得越來越流行 。 仿真結果表明，性能滿足設計指標。因此我們可以預計，未來一段時間內(nèi)集成電路產(chǎn)業(yè)的主流趨勢仍然是尺寸的不斷降低，并且片上系統(tǒng) (System on chip， SoC)將成為發(fā)展的重點方向。 基準源發(fā)展史 電壓基準源 (Reference Voltage)是指輸出不隨外界溫度、供電電壓、制造工藝等其他因素改變而發(fā)生變化的電壓源，基準源既可以獨立存在的，也可以集成在具有多功能的電路當中。 1971 年，是基準源發(fā)展歷史上開辟性的一年。 1993 年， M. Gunawan 設計了一款新型的曲率補償?shù)膸痘鶞试措娐?，供電電壓可以低?1 V，輸出電流約 100 μA，輸出基準電壓約為 200 mV。電路的核心部分是工作在亞閾值區(qū)的兩個閾值電壓不同的 MOS 管 [6]。 低壓基準源（ Low voltage bandgap reference circuit） 近年來，隨著深亞微米集成電路技術的 不斷發(fā)展下，晶體管越做越小，越做越密，集成電路要求的電源電壓也越來越低。一般而言，其值越高，電路性能越好，即基準電源越不受供電電源的影響。 20xx 年，Shailesh Singh Chouhan 采用 μm 標準 CMOS 工藝，設計了一款運用于低壓差線性穩(wěn)壓器（ LDO）的低功耗基準電壓源，其功耗約 2 μW[8]。熟練掌握工作在亞閾值區(qū) MOSFET 的 IV 特性和溫度特性，基于臺積電 (TSMC) μm標準 CMOS 制作工藝，設計符合性能指標要求的低功耗帶隙基準電壓源。 第三章主要介紹工作在亞閾值區(qū)的 MOSFET 的模型，包括以 p 襯 n 阱 的標準 NMOS 器件 為例介紹 MOS 器件的物理結構；解析 MOS 器件閾值電壓的公式；并對亞閾值區(qū) MOS管的電特性 (I～ V 特性 )以及亞閾值區(qū) MOS 管柵 源電壓 (Vgs)的溫度特性進行簡要介紹。由于他們的溫度特性數(shù)值大小比較接近，人們可以很簡單的利用兩者進行加權相加以獲得理論上與溫度無關的電壓源。帶隙基準源的原理可由下式進行簡要說明： 0// 211 ?????? ? TVTV ?? （ 21） 式中 V1 和 V2 分別是電路中具有相反溫度系數(shù)的電壓， α1 和 α2 是 選定的系數(shù)。輸出基準表達式為： TBEREF KVVV ?? （ 22） 2. 基準源的理論分析 8 當式 (22)中的 K 取一個合適的值時， VBE 和 KVT 可以進行相互抵消，使整體電路的溫度系數(shù)為零 ， 即 可得到 理論上不隨外界溫度變化 的基準電壓 源 。 又因為 VBE 通常小于 Eg /q， 所以 可以得出 VBE 與 溫度是 負相關 的 。 事實上，由于 ?VBE/?T 本身與溫度有一定關系，所以實際得到的電壓僅在預設溫度鄰近區(qū)域內(nèi)才能看作與溫度無關，其他溫度下仍有一定影響 (已經(jīng)遠小于沒有溫度系數(shù)抵消時的情況 )。原因是，帶隙基準源作為整個電路系統(tǒng)的電壓標尺，一個系統(tǒng)中多個功能模塊都使用帶隙基準源作為其電壓輸入。 功耗（ Power） 功耗是表示電路正常工作狀態(tài)下消耗多少電流的一個性能指標。 啟動時間（ Startup Time） 啟動時間是指基準源電路從得到電源電壓的一刻起，直到其輸出電壓達到穩(wěn)定狀態(tài)的那一刻為止，時間一共的長短。 MOSFET 是當今超 大規(guī)模集成電路(VLSI)或特大規(guī)模集成電路 (ULSI)設計中的基本元件。 MOSFET 器件的有效作用就發(fā)生在柵氧下的襯底區(qū)， 這段區(qū)域也被叫做“ 溝道 ” 。 ΦF 的計算公式由 (32)給出，其中 Nsub 是襯底的摻雜濃度 。 短溝道效應和窄溝道效應的閾值電壓的變化趨勢由 圖 所示。并且根據(jù)實驗可以證明，當漏源電流 Ids 為一定值時， Vgs 具有線性的負溫度特性，因此利用該特性可以構造工作在亞閾值區(qū)的基準源。 圖 基準電壓源 原理圖 4. 工作在亞閾值區(qū)的新型基準電壓源 18 電路基本介紹 工作在亞閾值區(qū)的 MOSFET 電路在低壓、低功耗設計中變得越來越流行。在這個電路中，采用了兩個擁有不同閾值電壓的 n 溝道 MOSFETs，由于室溫下兩閾值電壓的差異， BGR 的輸出基準電壓可被估算出來。 0???TVbg (44) 通過研究工作在亞閾值區(qū)的 NMOS 的 IV 特性，可知當漏源電壓 Vds 大于四倍的熱電壓 VT 時，注入電流的公式可以簡 化為： )e xp()1( 2* 13232113TTHTHTHTNNNoxoxoxn V VVVVK KKttCI ??? ???? (45) 公式 (45)中的 μn 是載流子的遷移率， Cox 是單位面積的柵氧化層電容， VT=kBT/q 是熱電壓 (kB 是玻爾茲曼常數(shù)， q 是基本電荷， T 是絕對溫度 )。電路中所有的晶體管都是標準閾值MOSFETs，即工藝 庫中的 pmos2v 和 nmos2v，除了 MS2 和 M3，它們是高閾值 MOSFETs，即工藝庫中的 nmos3v。由于 MOSFET 的閾值電壓 VTH具有負溫度特性，因此 (43)式右端第 一項 (VTH2VTH1)可以充當基準源的負溫度電壓產(chǎn)生部分，第二項可以充當基準源的正溫度電壓產(chǎn)生部分。 在本次論文中，工作在亞閾值區(qū)用來最小化供電電壓和功耗損失。 一種傳統(tǒng)的亞閾值 MOSFET 基準源電路工作原理如圖 所示，由前面的分析可知，當 MOS 管工作在亞閾值狀態(tài)下時，其柵源電壓 Vgs 具有負溫度系數(shù)，而熱電壓 VT 具有正的溫度系數(shù)，因此可以結合兩者特性構造與溫度無關的基準電壓源： TGSREF VVV ??? (36) 通過調(diào)整系數(shù) α 的值，可以使上式中的 Vref 在一個特定溫度下溫度系數(shù)為 0，由于 Vgs由 MOS 管的偏置電流決定，因此構造一個穩(wěn)定