【正文】 推導(dǎo)可得： 4. 工作在亞閾值區(qū)的新型基準(zhǔn)電壓源 20 )e xp (3131 ??BoxoxNN kqttKK ??? (49) 電路具體設(shè)計(jì) 電路原理圖 電路原理圖僅由兩部分構(gòu)成，分別是啟動(dòng)電路和基準(zhǔn)電源輸出電路。通過(guò)仿真可知，設(shè)計(jì)的基準(zhǔn)源擁有較低的溫度系數(shù)以及低頻率下合格的電源抑制比。 在對(duì)電路功耗優(yōu)化的過(guò)程中，靜態(tài)電流成為了一個(gè)技術(shù)瓶頸，減小靜態(tài)電流是延長(zhǎng)可攜帶設(shè)備電池運(yùn)行效率的關(guān)鍵。 3. 工作在亞閾值區(qū)的傳統(tǒng) MOSFET 模型 17 傳統(tǒng)亞閾值 MOSFET 基準(zhǔn)源電路模型 根據(jù)之前小節(jié)的分析，可以得 出使用工作在亞閾值區(qū)的 MOSFET 取代過(guò)去帶隙基準(zhǔn)源設(shè)計(jì)中的雙極晶體管來(lái)構(gòu)造新型低功耗基準(zhǔn)參考源電路是可行的方案。這種效應(yīng)稱為 “ 亞閾值導(dǎo)電 ” 。 研究者發(fā)現(xiàn) ， 源端和襯端，漏端和襯端 形成的 PN 結(jié)的耗盡層 會(huì) 延伸到溝道。 MOS 器件按種類分可以分為 NMOS 器件 和 PMOS 器件 ；按功能分可以分為增強(qiáng)型 MOS 器件 (Enhancement Mode MOSFET)和耗盡型 MOS 器件 (Depletion Mode MOSFET)。 器件整體在 Psub（ P 型襯底）上進(jìn)行制作，兩個(gè)高摻雜濃度區(qū)域 (Heavily Doped Region ，用符號(hào) N+或 P+表示 )上形成源端 (Source，用符號(hào) S 表示 )和漏端 (Drain，用符號(hào) D 表示 )。負(fù)載調(diào)整率就是反映基準(zhǔn)輸出電壓受負(fù)載電流的影響大小，負(fù)載調(diào)整率是衡量基準(zhǔn)源好壞的一個(gè)主要性能指標(biāo)。 2. 基準(zhǔn)源的理論分析 13 靈敏度（ Sensitivity） 基準(zhǔn)電源的靈敏度，即線調(diào)整率。 噪聲（ Noise） 噪聲是大多數(shù)電路都需要考慮的一項(xiàng)性能指標(biāo)，通常可以分為外部噪聲和內(nèi)部噪聲。其公式表達(dá)式如下所示： )/(10)( 6m inm a x m inm a x CppmTTV VVT me a n ????? (221) (221)中的 Vmax， Vmin 是 基準(zhǔn)電壓源在選取的溫度范圍 [Tmin,Tmax]內(nèi)最大輸出基準(zhǔn)電壓值與最小輸出基準(zhǔn)電壓值。如圖 所示， 三極管 Q2 與 Q1 雖然工作在同一個(gè)電源電壓 VCC 下，但由于 Q2 是由 m 個(gè) Q1 并聯(lián)而成的，因此流過(guò)他們的電流密度是不同的，具體表示為： I(Q1)= nI(Q2)。 雙極性器件的集電極電流可以表達(dá)為： )exp(TBESC VVII ? （ 23） 上式中 中 熱電壓 VT=kT/q，飽和電流 IS∝ μkTni2 ，其中 μ 表示 少數(shù)載流子的遷移率， ni為硅 材料 的本征載流子濃度。 Q4R2I2VR EFQ2R1I10VC CIR3Q1Q3 圖 經(jīng)典 Widlar 帶隙基準(zhǔn)源 帶隙基準(zhǔn)電壓源有別于其他種類基準(zhǔn)電壓源的特點(diǎn)有： （ 1） 低溫度系數(shù)，其溫度系數(shù)一般可達(dá) 20～ 60 ppm/℃ ，可以在變化的環(huán)境溫度下保持較高的輸出穩(wěn)定性。 圖 掩埋型齊納二極管基準(zhǔn)源 XFET 基準(zhǔn)源 XFET(eXtra implantation junction Field Effect Transistor)基準(zhǔn) 源一種有別于流行的帶隙基準(zhǔn)源和傳統(tǒng)的掩埋齊納二極管基準(zhǔn)源的新型基準(zhǔn)源，發(fā)明于上世紀(jì)九十年代 [29]。 第五章進(jìn)行總結(jié)，概括本文的基本結(jié)構(gòu)和設(shè)計(jì)結(jié)果，并對(duì)未來(lái)低功耗基準(zhǔn)源的發(fā)展提出預(yù)想。由于集成電路產(chǎn)業(yè)的飛速發(fā)展和片上系統(tǒng)集成度的日益上升，功耗這項(xiàng)性能 1. 前言 5 指標(biāo)已被眾多設(shè)計(jì)者放在首要位置。 通過(guò)閱讀大量文獻(xiàn)以及了解低功耗基準(zhǔn)源發(fā)展史后，總結(jié)出低功耗設(shè)計(jì)的首選方案是工作在亞閾值區(qū)的 CMOS 電路。在最新的文獻(xiàn) [25]中， Yuanming Zhu， Fei Liu 等采用特殊的啟動(dòng)電路，設(shè)計(jì)了一款高 PSRR 的基準(zhǔn)源電路，在直流工作狀態(tài)下 PSRR 高達(dá) 115 dB，在 10MHZ工作狀態(tài)下 PSRR 也可以保持 90 dB。 20xx 年， Piero Malcovati 等人基于亞微米的 BICMOS 工藝 ，在室溫下功耗僅為 92 μW、溫度系數(shù)僅為 ppm/K 的低壓基準(zhǔn)電壓源 [17]，電路中簡(jiǎn)化了復(fù)雜的功放模塊和曲率補(bǔ)償模塊。 國(guó)內(nèi)外發(fā)展現(xiàn)狀及趨勢(shì) 低溫漂系數(shù)基準(zhǔn)源（ Low temperature coefficient bandgap reference circuit） 溫漂系數(shù)即基準(zhǔn)源隨環(huán)境溫度變化的變化幅度，其值越小，電路性能越好。自此，工作在亞閾值區(qū) MOS 管的柵 源電壓成為基準(zhǔn)源設(shè)計(jì)方案中負(fù)溫度系數(shù)產(chǎn)生模塊的熱門之選。從此之后，一大批設(shè)計(jì)者在他的設(shè)想的指引下，提出了眾多帶隙基準(zhǔn)源的電路結(jié)構(gòu)和設(shè)計(jì)技術(shù)。 1. 前言 2 19 世紀(jì) 60 年代，人類發(fā)明了齊納二極管 (Zener Diode)，通常也叫做穩(wěn)壓二極管。一個(gè)合格的基準(zhǔn)源應(yīng)該不隨電源電壓、溫度以及工藝、負(fù)載等變化而發(fā)生變化，即實(shí)現(xiàn)對(duì)外部條件的“絕緣”，基準(zhǔn)源的性能好壞直接決定了電路系統(tǒng)的穩(wěn)定性和各項(xiàng)指標(biāo)的優(yōu)劣。近 20 年來(lái)，集成電路行業(yè)已經(jīng)飛速邁過(guò)了大規(guī)模 (LSI)、 超大規(guī)模 (VLSI)、特大規(guī)模 (ULSI)等幾個(gè)時(shí)代。 本文設(shè)計(jì)了一款所有器件都工作在弱反型區(qū)，輸出基準(zhǔn)電壓平均為 mV 的基準(zhǔn)電壓源。對(duì)本文的研究做出重要貢獻(xiàn)的個(gè)人和集體，均已在文中以明確方式注明。隨著集成電路產(chǎn)業(yè)的發(fā)展和半導(dǎo)體制造工藝技術(shù)的進(jìn)步， 集成電路的工作電壓也原來(lái)越低，工作在亞閾值的電路在低壓、低功耗設(shè)計(jì)中變得越來(lái)越流行 。 仿真結(jié)果表明，性能滿足設(shè)計(jì)指標(biāo)。因此我們可以預(yù)計(jì)，未來(lái)一段時(shí)間內(nèi)集成電路產(chǎn)業(yè)的主流趨勢(shì)仍然是尺寸的不斷降低，并且片上系統(tǒng) (System on chip， SoC)將成為發(fā)展的重點(diǎn)方向。 基準(zhǔn)源發(fā)展史 電壓基準(zhǔn)源 (Reference Voltage)是指輸出不隨外界溫度、供電電壓、制造工藝等其他因素改變而發(fā)生變化的電壓源，基準(zhǔn)源既可以獨(dú)立存在的，也可以集成在具有多功能的電路當(dāng)中。 1971 年，是基準(zhǔn)源發(fā)展歷史上開辟性的一年。 1993 年， M. Gunawan 設(shè)計(jì)了一款新型的曲率補(bǔ)償?shù)膸痘鶞?zhǔn)源電路，供電電壓可以低至 1 V，輸出電流約 100 μA，輸出基準(zhǔn)電壓約為 200 mV。電路的核心部分是工作在亞閾值區(qū)的兩個(gè)閾值電壓不同的 MOS 管 [6]。 低壓基準(zhǔn)源（ Low voltage bandgap reference circuit） 近年來(lái)，隨著深亞微米集成電路技術(shù)的 不斷發(fā)展下，晶體管越做越小，越做越密，集成電路要求的電源電壓也越來(lái)越低。一般而言，其值越高，電路性能越好，即基準(zhǔn)電源越不受供電電源的影響。 20xx 年，Shailesh Singh Chouhan 采用 μm 標(biāo)準(zhǔn) CMOS 工藝，設(shè)計(jì)了一款運(yùn)用于低壓差線性穩(wěn)壓器（ LDO）的低功耗基準(zhǔn)電壓源，其功耗約 2 μW[8]。熟練掌握工作在亞閾值區(qū) MOSFET 的 IV 特性和溫度特性，基于臺(tái)積電 (TSMC) μm標(biāo)準(zhǔn) CMOS 制作工藝，設(shè)計(jì)符合性能指標(biāo)要求的低功耗帶隙基準(zhǔn)電壓源。 第三章主要介紹工作在亞閾值區(qū)的 MOSFET 的模型，包括以 p 襯 n 阱 的標(biāo)準(zhǔn) NMOS 器件 為例介紹 MOS 器件的物理結(jié)構(gòu)；解析 MOS 器件閾值電壓的公式；并對(duì)亞閾值區(qū) MOS管的電特性 (I～ V 特性 )以及亞閾值區(qū) MOS 管柵 源電壓 (Vgs)的溫度特性進(jìn)行簡(jiǎn)要介紹。由于他們的溫度特性數(shù)值大小比較接近，人們可以很簡(jiǎn)單的利用兩者進(jìn)行加權(quán)相加以獲得理論上與溫度無(wú)關(guān)的電壓源。帶隙基準(zhǔn)源的原理可由下式進(jìn)行簡(jiǎn)要說(shuō)明： 0// 211 ?????? ? TVTV ?? （ 21） 式中 V1 和 V2 分別是電路中具有相反溫度系數(shù)的電壓， α1 和 α2 是 選定的系數(shù)。輸出基準(zhǔn)表達(dá)式為： TBEREF KVVV ?? （ 22） 2. 基準(zhǔn)源的理論分析 8 當(dāng)式 (22)中的 K 取一個(gè)合適的值時(shí)， VBE 和 KVT 可以進(jìn)行相互抵消，使整體電路的溫度系數(shù)為零 ， 即 可得到 理論上不隨外界溫度變化 的基準(zhǔn)電壓 源 。 又因?yàn)?VBE 通常小于 Eg /q， 所以 可以得出 VBE 與 溫度是 負(fù)相關(guān) 的 。 事實(shí)上，由于 ?VBE/?T 本身與溫度有一定關(guān)系，所以實(shí)際得到的電壓僅在預(yù)設(shè)溫度鄰近區(qū)域內(nèi)才能看作與溫度無(wú)關(guān)，其他溫度下仍有一定影響 (已經(jīng)遠(yuǎn)小于沒(méi)有溫度系數(shù)抵消時(shí)的情況 )。原因是，帶隙基準(zhǔn)源作為整個(gè)電路系統(tǒng)的電壓標(biāo)尺，一個(gè)系統(tǒng)中多個(gè)功能模塊都使用帶隙基準(zhǔn)源作為其電壓輸入。 功耗（ Power） 功耗是表示電路正常工作狀態(tài)下消耗多少電流的一個(gè)性能指標(biāo)。 啟動(dòng)時(shí)間（ Startup Time） 啟動(dòng)時(shí)間是指基準(zhǔn)源電路從得到電源電壓的一刻起，直到其輸出電壓達(dá)到穩(wěn)定狀態(tài)的那一刻為止，時(shí)間一共的長(zhǎng)短。 MOSFET 是當(dāng)今超 大規(guī)模集成電路(VLSI)或特大規(guī)模集成電路 (ULSI)設(shè)計(jì)中的基本元件。 MOSFET 器件的有效作用就發(fā)生在柵氧下的襯底區(qū)， 這段區(qū)域也被叫做“ 溝道 ” 。 ΦF 的計(jì)算公式由 (32)給出，其中 Nsub 是襯底的摻雜濃度 。 短溝道效應(yīng)和窄溝道效應(yīng)的閾值電壓的變化趨勢(shì)由 圖 所示。并且根據(jù)實(shí)驗(yàn)可以證明，當(dāng)漏源電流 Ids 為一定值時(shí)， Vgs 具有線性的負(fù)溫度特性，因此利用該特性可以構(gòu)造工作在亞閾值區(qū)的基準(zhǔn)源。 圖 基準(zhǔn)電壓源 原理圖 4. 工作在亞閾值區(qū)的新型基準(zhǔn)電壓源 18 電路基本介紹 工作在亞閾值區(qū)的 MOSFET 電路在低壓、低功耗設(shè)計(jì)中變得越來(lái)越流行。在這個(gè)電路中，采用了兩個(gè)擁有不同閾值電壓的 n 溝道 MOSFETs，由于室溫下兩閾值電壓的差異， BGR 的輸出基準(zhǔn)電壓可被估算出來(lái)。 0???TVbg (44) 通過(guò)研究工作在亞閾值區(qū)的 NMOS 的 IV 特性，可知當(dāng)漏源電壓 Vds 大于四倍的熱電壓 VT 時(shí)，注入電流的公式可以簡(jiǎn) 化為： )e xp()1( 2* 13232113TTHTHTHTNNNoxoxoxn V VVVVK KKttCI ??? ???? (45) 公式 (45)中的 μn 是載流子的遷移率， Cox 是單位面積的柵氧化層電容， VT=kBT/q 是熱電壓 (kB 是玻爾茲曼常數(shù)， q 是基本電荷， T 是絕對(duì)溫度 )。電路中所有的晶體管都是標(biāo)準(zhǔn)閾值MOSFETs，即工藝 庫(kù)中的 pmos2v 和 nmos2v，除了 MS2 和 M3，它們是高閾值 MOSFETs，即工藝庫(kù)中的 nmos3v。由于 MOSFET 的閾值電壓 VTH具有負(fù)溫度特性，因此 (43)式右端第 一項(xiàng) (VTH2VTH1)可以充當(dāng)基準(zhǔn)源的負(fù)溫度電壓產(chǎn)生部分，第二項(xiàng)可以充當(dāng)基準(zhǔn)源的正溫度電壓產(chǎn)生部分。 在本次論文中，工作在亞閾值區(qū)用來(lái)最小化供電電壓和功耗損失。 一種傳統(tǒng)的亞閾值 MOSFET 基準(zhǔn)源電路工作原理如圖 所示，由前面的分析可知，當(dāng) MOS 管工作在亞閾值狀態(tài)下時(shí)，其柵源電壓 Vgs 具有負(fù)溫度系數(shù)，而熱電壓 VT 具有正的溫度系數(shù)，因此可以結(jié)合兩者特性構(gòu)造與溫度無(wú)關(guān)的基準(zhǔn)電壓源： TGSREF VVV ??? (36) 通過(guò)調(diào)整系數(shù) α 的值，可以使上式中的 Vref 在一個(gè)特定溫度下溫度系數(shù)為 0，由于 Vgs由 MOS 管的偏置電流決定，因此構(gòu)造一個(gè)穩(wěn)定