【正文】 原理上講是一種典型的數(shù)字電路，其中包括了組合邏輯電路和時(shí)序電路。 此次設(shè)計(jì)與制做 數(shù)字萬(wàn)年歷 就是為了了 解數(shù)字鐘的原理，從而學(xué)會(huì)制作數(shù)字鐘 。 而且通過(guò) 萬(wàn)年歷 的制作進(jìn)一步了解各種在制作中用到的中小規(guī)模集成電路的作用及 使用方法 ， 且由于 電子萬(wàn)年歷 包括組合邏輯電路和 時(shí)序 電路 ， 通過(guò)它可以進(jìn)一步學(xué)習(xí)與掌握各種組合邏輯電路與時(shí)序電路的原理與使用方法 。 FPGA 簡(jiǎn)介 FPGA 是現(xiàn)場(chǎng)可編程門陣列（ Field programmable gates array）的英文簡(jiǎn)稱，是由可編程邏輯模塊組成的數(shù)字集成電路（ IC） ,這些邏輯模塊之間用可配置的互聯(lián)資源。設(shè)計(jì)者可以對(duì)這些器件進(jìn)行編程來(lái)完成各種各樣的任務(wù)。由于實(shí)現(xiàn)方式的不 同，有些FPGA 只能編程一次，而有些則可以重復(fù)進(jìn)行多次編寫。在 FPGA 名稱中的“現(xiàn)場(chǎng)可編程”是指“在現(xiàn)場(chǎng)”進(jìn)行。與那些內(nèi)部功能已被制造者固化的器件相反。由于 FPGA 的設(shè)計(jì)成本低廉，修改方便，從而催生了的、許多富有創(chuàng)新意識(shí)的公司，這就意味著設(shè)計(jì)人員可以在基于 FPGA 的測(cè)試平臺(tái)上實(shí)現(xiàn)他們的軟件開(kāi)發(fā)，而不需要承擔(dān)數(shù)額巨大的不可重現(xiàn)工程的成本或昂貴的開(kāi)發(fā)工具。 畢業(yè)設(shè)計(jì)（論文）專用紙 第 頁(yè) 3 第 2 章 設(shè)計(jì)原理 組成模塊 萬(wàn)年年來(lái)設(shè)計(jì)要完成的基本功能是顯示年月日時(shí)分秒以及時(shí)間修改功能，對(duì)此需要把系統(tǒng)分為以下幾個(gè)模塊：分頻模塊（ fenpin）、控制模塊（ contr）、時(shí)間顯示調(diào)整模塊（ mux_4）、時(shí)分秒模塊（ timeve）、年月日模塊（ nyr2021）、顯示控制模塊（ mux_16）、譯碼器模塊（ yimaqi）。分頻模塊是為了得到一個(gè)周期為秒的脈沖，該脈沖主要用于秒的走動(dòng)；控制模塊要完成的功能是由使用者決定顯示年月日還是時(shí)分秒，當(dāng)使用者不參與控制時(shí)，時(shí)分秒和年月日每隔一小段時(shí)間會(huì)自動(dòng)輪流顯示，當(dāng)使用者參與控制時(shí)則需要由改模塊完成；時(shí)間顯示調(diào)整模塊，顧名思義就是對(duì)時(shí)間進(jìn)行調(diào)整修改；時(shí)分秒模塊和年月日模塊分別控制時(shí)分秒和年月日；顯示控制模塊的功能 是控制顯示時(shí)分秒還是年月日，在設(shè)計(jì)過(guò)程中為了節(jié)省器材，減少數(shù)碼管的個(gè)數(shù)，把年月日和時(shí)分秒分成兩個(gè)模塊，至于顯示哪一個(gè)則有該模塊完成任務(wù)；譯碼器則是在數(shù)碼管上顯示當(dāng)前時(shí)間。 系統(tǒng)設(shè)計(jì)圖 畢業(yè)設(shè)計(jì)（論文）專用紙 第 頁(yè) 4 圖 1 流程圖 圖 2 功能設(shè)計(jì)圖 畢業(yè)設(shè)計(jì)（論文）專用紙 第 頁(yè) 5 第 3 章 各功能模塊介紹 分頻模塊（ fenpin） 該模塊的主要功能是想得到一個(gè)時(shí)鐘頻率為 1Hz的一個(gè)脈沖，也就是說(shuō)想得到周期為 1秒的一個(gè)脈沖。設(shè)計(jì)思路是：用一個(gè)模 10計(jì)數(shù)器，該計(jì)數(shù)器每秒有 10個(gè)脈沖波形，如圖 3所示： 圖 3 模 10計(jì)數(shù)器波形 然后對(duì)該計(jì)數(shù)器每秒計(jì)數(shù)一次，也就是說(shuō)在一秒內(nèi)有 10個(gè)脈沖，但是只要最后的一個(gè)脈沖，這樣就得到了一個(gè)周期為 1s的脈沖，如圖 4所示： 圖 4 1Hz脈沖 控制模塊（ countr） 該模塊的主要功能是對(duì)時(shí)間顯示調(diào)整模塊（ mux_4）進(jìn)行控制，并且參與外部控制。設(shè)計(jì)思路：在沒(méi)有按下外部控制按鍵時(shí)，每 8秒輪流控制年月日和時(shí)分秒模塊，就是說(shuō)在前 8秒內(nèi)令 rc為 0，下一個(gè) 8秒內(nèi)令其為 1，然后輪流交換。 rc的作用就是相當(dāng)于個(gè)脈沖，這個(gè)脈沖決定了該模塊的輸出電 平。當(dāng)按下外部按鍵的時(shí)候，也就意味著使用者參與控制了，該模塊有 2個(gè)外置按鍵可供使用者使用，按下第一個(gè)按鍵則顯示時(shí)分秒，按下第二個(gè)按鍵顯示年月日，當(dāng)兩個(gè)按鍵都按下的時(shí)候默認(rèn)按鍵無(wú)效。 畢業(yè)設(shè)計(jì)（論文）專用紙 第 頁(yè) 6 時(shí)間顯示調(diào)整模塊（ mux_4） 該模塊的功能是控制顯示器，決定顯示年月日還是時(shí)分秒。 [為了節(jié)省數(shù)碼管，該設(shè)計(jì)把年月日和時(shí)分秒的顯示分開(kāi) ]，當(dāng)該模塊接受到低電平時(shí)顯示當(dāng)前的時(shí)分秒，當(dāng)接受到的是高電平時(shí)則顯示年月日。 時(shí)分秒模塊 （ timeve） 秒（ second）：秒信號(hào) qm[7:0],低四位 qml[3:0]，高四位 qmh[7:4]，秒進(jìn)位信號(hào) enmin。給予秒信號(hào)和進(jìn)位信號(hào)一個(gè)初始值，令 {qmh,qml}=0,carry1=0。當(dāng)秒信號(hào)計(jì)數(shù)到 59時(shí)，則要把秒信號(hào)計(jì)為 0，同時(shí)進(jìn)位信號(hào) carry1=1。當(dāng)秒信號(hào)計(jì)數(shù)小于 59時(shí)，如果十位 qmh==5，個(gè)位 qml9則十位不變，個(gè)位每秒加 1， carry1=0；如果 qmh5而 qml==9,則令qmh=qmh+1,qml=0,carry1=0；如果 qmh5且 qml9，則 qmh=qmh， qml=qml+1,carry1=0。最終秒信號(hào) qm={qmh,qml},秒 進(jìn)位信號(hào) enmin =carry|jf(jf是外部按鍵信號(hào) )。 分（ minute）：分信號(hào) qf[7:0]，低四位 qfl[3:0]，高四位 qfh[7:0]，分進(jìn)位信號(hào)enhour。給予初始值： {qfh,qfl}=8’ h00,進(jìn)位信號(hào) carry1=0。當(dāng)分信號(hào)計(jì)數(shù)到 59時(shí)，則令 {qfh,qfl}=8’ h00， carry1=1。如果 qfh==5,qfl9，則 qfh=qfh， qfl=qfl+1，carry1=0。 如果 qfh5， qfl==9，則 qfh=qfh+1， qfl=0， carry1=0；如果 qfh5， qfl9，則 qfh=qfh，qfl=qfl+1， carry1=0。最終分信號(hào) qf={qfh,qfl}，分進(jìn)位信號(hào) enhour =carry1|jh(jh同秒信號(hào)中的 jf，一樣是外部按鍵信號(hào) )。 時(shí)（ hour）：時(shí)信號(hào) qs[7:0]，低四位 qsl[3:0]，高四位 qsh[7:0]，時(shí)進(jìn)位信號(hào) cout。初始賦值令 {qsh,qsl}=8’ h00，進(jìn)位信號(hào) carry1=0。則當(dāng)時(shí)信號(hào)計(jì)數(shù)到 23(qsh==2amp。amp。 qsl=3)，則 {}=8’ h00， carry1=1；如果 qsh=2， qsl3，則 qsh=qsh， qsl=qsl+1，carry1=0；如果 qsh2， qsl=9，則 qsh=qsh+1， qsl=0， carry1=0；如果 qsh2， qsl9則 qsh=qsh， qsl=qsl+1， carry1=0。最終時(shí)信號(hào) qs={qsh,qsl}， cout=carry1。 畢業(yè)設(shè)計(jì)（論文）專用紙 第 頁(yè) 7 年月日模塊（ nyr2021） 日計(jì)數(shù)：日信號(hào) qr[7:0]，日進(jìn)位信號(hào) clky，以及每月天數(shù) date。 date：一年又十二個(gè)月，而且每個(gè)月的天數(shù)不完全相同，需要對(duì) date做不同的取值判斷。給一個(gè)月計(jì)數(shù)qy，由月計(jì)數(shù)的不同給 予 date不同取值。如：當(dāng) qy=3，則 date=31。這里有個(gè)需要注意的是 2月，一般年份 2月有 28天，但是閏年則有 29天。對(duì)于日信號(hào)，當(dāng) qr=date時(shí)，則令qr=1， clky=1；否則若日信號(hào)的十位與 date的十位相同且個(gè)位小于 date的個(gè)位，則十位不變，個(gè)位每個(gè)脈沖加 1（這里的秒沖有外界和內(nèi)部?jī)煞N，內(nèi)部脈沖來(lái)自時(shí)分秒模塊的輸出 cout）；若日信號(hào)十位小于 date的十位，但是個(gè)位相等，則令十位加 1，個(gè)位計(jì)為 0；若日信號(hào)十位和個(gè)位均小于 date則令日信號(hào)十位不變，個(gè)位加 1。 . 月計(jì)數(shù)和年計(jì)數(shù)大致計(jì)算方法和日 的差不多，只不過(guò)月計(jì)數(shù)的時(shí)鐘脈沖來(lái)自日計(jì)數(shù)的進(jìn)位信號(hào)，而年計(jì)數(shù)的脈沖來(lái)自于月計(jì)數(shù)的進(jìn)位信號(hào)。需要注意的是日和月都是兩位十進(jìn)制數(shù)表示，故需要用 8位二進(jìn)制數(shù)表示，而年是四位十進(jìn)制信號(hào)，需要 16位表示。這里不再多說(shuō)。 顯示控制模塊 (mux_16) 該模塊的主要功能是控制是顯示時(shí)分秒還是年月日。設(shè)計(jì)思路：根據(jù)控制模塊（ contr）的輸出 k的高低電平?jīng)Q定。當(dāng) k是高電平時(shí)，該模塊的輸出端輸出的是當(dāng)前的時(shí)分秒信號(hào)，即：令 q0=0、 q1=0， q q3顯示秒信號(hào)的十位與個(gè)位， q q5顯示分信號(hào)的十位與個(gè)位， q q7顯示時(shí)信號(hào)的十位與個(gè)位。當(dāng) k是低電平時(shí)，該模塊的輸出端輸出的是年月日，即：令 q0、 q q q3顯示年信號(hào)的千位、百位、十位、個(gè)位， q q5顯示月信號(hào)的十位與個(gè)位， q q7顯示日信號(hào)的十位與個(gè)位。 譯碼器（ yimaqi） 譯碼器可以將輸入代碼的狀態(tài)翻譯成相應(yīng) 的輸出信號(hào)，以高、低電平的形式在各自 畢業(yè)設(shè)計(jì)（論文）專用紙 第 頁(yè) 8 的輸出端口送出，以表示其意愿。譯碼器有多個(gè)輸入端和多個(gè)輸出端。假如輸入的端個(gè)數(shù)為，每個(gè)輸出端只能有兩個(gè)狀態(tài)，則輸出端個(gè)數(shù)最多有 2n 個(gè) 本設(shè)計(jì)采用的是 3 線 8線譯碼器，輸入端為年月日的信號(hào)或者是時(shí)分秒的信號(hào)，輸出的 8位二進(jìn)制數(shù)對(duì)應(yīng)譯碼器的真值表。 畢業(yè)設(shè)計(jì)（論文）專用紙 第 頁(yè) 9 第 4 章 模擬仿真 年月日模塊仿真 該仿真圖顯示的是 09年 5月分的，由圖可以看出 5月分有 31天，當(dāng)月份進(jìn)入到下一個(gè)月的時(shí)候，日期 day則變?yōu)?1號(hào)，仿真 結(jié)果無(wú)誤。 時(shí)分秒模塊仿真 上圖顯示的是時(shí)分秒模塊的運(yùn)行仿真結(jié)果圖，秒針每到 60個(gè)計(jì)數(shù)時(shí)分針才走動(dòng)一次，秒針的走動(dòng)需要由分頻模塊輸出的 1HZ的脈沖來(lái)帶動(dòng)，秒帶分走，分帶時(shí)走。秒計(jì)數(shù)最大到 59時(shí)分計(jì)數(shù)加 1，分也是到 59時(shí)計(jì)數(shù)加 1。 畢業(yè)設(shè)計(jì)（論文）專用紙 第 頁(yè) 10 結(jié)論 每到新年，人們就會(huì)買來(lái)一本新的日歷，配上繪有圖畫的日歷牌掛在墻上，既是裝飾，又能指示年、月、日、星期等信息。但使用這種紙質(zhì)日歷，必須記得每天按時(shí)撕一張，否則反而會(huì)記錯(cuò)日期，常常有人因?yàn)橥浢刻焖旱舳涘e(cuò)日期，錯(cuò)過(guò)重要事情，造成損麻煩。與傳統(tǒng)紙質(zhì)的萬(wàn)年歷相比 ,數(shù)字 萬(wàn)年歷得到了越來(lái)越廣泛的應(yīng)用。 本文是一篇基于 FPGA的數(shù)字萬(wàn)年歷的論文，在設(shè)計(jì)過(guò)程中我通過(guò)在網(wǎng)上和圖書館查閱資料，收集了大量相關(guān)方面的資料，通過(guò)對(duì)這些資料的學(xué)習(xí)，我了解了 FPGA的相關(guān)知識(shí)并認(rèn)真復(fù)習(xí)了 Verilog語(yǔ)言。本次畢業(yè)設(shè)計(jì)除了讓我回顧以前學(xué)過(guò)的知識(shí)外，也使我學(xué)習(xí)到了新的東西。這次畢業(yè)設(shè)計(jì)可以說(shuō)是對(duì)四年的大學(xué)學(xué)習(xí)的總結(jié)。 本次畢業(yè)設(shè)計(jì)完成的主要工作和任務(wù)如下：對(duì)設(shè)計(jì)方案的理論研究，電路原理的設(shè)計(jì)制作，軟件的編寫和調(diào)試以及畢業(yè)論文的制作。 通過(guò)對(duì)本課題的研究我有以下幾個(gè)方面的收獲： （ 1）學(xué)習(xí)與 掌握了 FPGA的基本原理及其各種應(yīng)用，對(duì)它的軟件設(shè)計(jì)方法有較深入的認(rèn)識(shí)。 （ 2）通過(guò)對(duì)電路原理圖設(shè)計(jì)繪制，對(duì)數(shù)字電路有了更加清晰的了解，學(xué)到了以前沒(méi)注意到的知識(shí)。 （ 3）本設(shè)計(jì)重點(diǎn)在于軟件的設(shè)計(jì)，因此在設(shè)計(jì)過(guò)程中使自己在大學(xué)學(xué)到的 Verilog語(yǔ)言知識(shí)得到了鞏固，同時(shí)提高了解決實(shí)際問(wèn)題的能力 畢業(yè)設(shè)計(jì)（論文）專用紙 第 頁(yè) 11 總結(jié)與體會(huì) 通過(guò)幾個(gè)月的努力，萬(wàn)年歷設(shè)計(jì)基本完成了所要實(shí)現(xiàn)的功能，完成了畢業(yè)設(shè)計(jì)。在這次的設(shè)計(jì)過(guò)程中主要是在 Quartus2上使用 Verilog語(yǔ)言完成代碼的編寫與模擬仿真，在設(shè)計(jì)過(guò)程中出現(xiàn)了不少的 問(wèn)題，一些問(wèn)題是因?yàn)樽约旱拇中拇笠猓灿幸恍﹩?wèn)題則是對(duì)相關(guān)知識(shí)的認(rèn)識(shí)不夠徹底。通過(guò)對(duì)這些問(wèn)題的解決處理，我感覺(jué)到不僅所學(xué)知識(shí)有了較全面的了解，同時(shí)也是對(duì)我自身的一個(gè)進(jìn)步。比如開(kāi)始我沒(méi)能認(rèn)真書寫導(dǎo)致出現(xiàn)不少錯(cuò)誤字符，沒(méi)能及時(shí)保存導(dǎo)致文檔丟失等，這些問(wèn)題的發(fā)現(xiàn)解決我相信對(duì)我以后進(jìn)入社會(huì)，參加工作是一個(gè)很好的鍛煉。 當(dāng)然在設(shè)計(jì)過(guò)程中也遇見(jiàn)了不少自己解決不了的問(wèn)題，對(duì)此我很感謝我的老師、同學(xué)們的幫助。他們的幫助不僅使我順利解決問(wèn)題，同時(shí)也使我感受到了溫暖，給了我強(qiáng)大的動(dòng)力，使我和同學(xué)們的關(guān)系更加緊密，使我更加深入明 白了團(tuán)結(jié)就是力量。我相信在以后的人生道路上，我將不會(huì)迷茫，因?yàn)槲抑牢也荒芙鉀Q的問(wèn)題不一定是不能解決的問(wèn)題，這一點(diǎn)我堅(jiān)信。 最后我想說(shuō)的是我又一次感受到了書到用時(shí)方恨少。在大學(xué)期間學(xué)院給我們專業(yè)開(kāi)了不少課程，自己沒(méi)怎么認(rèn)真學(xué)習(xí)，這一點(diǎn)在平時(shí)沒(méi)怎么感受，但是在這次的畢業(yè)設(shè)計(jì)中我我卻感受到了。畢業(yè)設(shè)計(jì)是對(duì)大學(xué)以往知識(shí)的綜合運(yùn)用，但是由于學(xué)習(xí)的不夠認(rèn)真，導(dǎo)致這設(shè)計(jì)過(guò)程中遇見(jiàn)了很多看似簡(jiǎn)單卻沒(méi)法自我完成的問(wèn)題。 畢業(yè)設(shè)計(jì)（論文）專用紙 第 頁(yè) 12 謝辭 該畢業(yè)設(shè)計(jì)在一定程度上代表了我大學(xué)四年所學(xué)，也是我大學(xué)生活的一個(gè)結(jié)束，為此我想在這里感謝學(xué)院 為我?guī)?lái)的一切，沒(méi)有學(xué)院為我提供的這個(gè)平臺(tái)，我想