基于fpga的電路設(shè)計(jì)教材-文庫吧
2025-02-27 09:04 本頁面
【正文】 I S C （ Very High Speed Integrated Circuit ） ? Hardware ? Description ? Language VHDL: 甚高速集成電路硬件描述語言 FPGA開發(fā)環(huán)境介紹 ? ACTEL公司 Libero IDE ? ALTERA公司 Max+plus II Quartus II ? XILINX公司 Xilinx ISE ? LATTICE公司 ispLEVER 什么叫綜合？ ? 綜合是軟件描述與硬件實(shí)現(xiàn)的一座橋梁。 ? 綜合的功能：根據(jù)設(shè)計(jì)者在 EDA平臺(tái)上完成的針對(duì)某個(gè)系統(tǒng)項(xiàng)目而采用的 文本程序(VHDL)或 原理圖 ，針對(duì)給定的硬件結(jié)構(gòu)，進(jìn)行編譯、優(yōu)化、轉(zhuǎn)換和綜合，最終獲得電路描述文件 。 ? 綜合的過程：將電路的 高級(jí)語言描述 轉(zhuǎn)換成 低級(jí) 的，可與 FPGA/CPLD基本結(jié)構(gòu)相映射的 網(wǎng)表文件 。 濾波 實(shí)際輸出波形分析： 實(shí)際輸出脈沖波形所帶的毛刺實(shí)際是一些相對(duì)于正常脈沖周期來說很窄的跳變，這些跳變的電平狀態(tài)的持續(xù)時(shí)間很短 。 濾波原理 ? 對(duì)任意輸入的帶毛刺信號(hào)，先檢測(cè)該信號(hào)的
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1