【正文】 時(shí)計(jì)算實(shí)例 :上升時(shí)間 tr 26 n?? 3n F E T3N ?來完成，故有串聯(lián)的個(gè)至少任何放電過程都會(huì)通過p?? 2p F E T2P ?來完成，故有的個(gè)串聯(lián)最壞的充電路徑需通過xdcbaf ????? )( 靜態(tài) CMOS電路 FET尺寸確定 :實(shí)例 1 27 VDDCLFAABB221 1VDDABCDDAB C12222244FH e r e i t i s a s s um e d t hat Rp = Rn 靜態(tài) CMOS電路 FET尺寸確定 :實(shí)例 2 OUT = D + A ? (B + C) 28 鏡像電路 定義 ? 什么是鏡像電路？ ? 電路的 nFET和 pFET部分具有相同的拓?fù)浣Y(jié)構(gòu) ? nFET和 pFET部分的晶體管尺寸可以有不同，以便使電特性對(duì)稱 29 鏡像電路 實(shí)現(xiàn) XOR的鏡像電路 (1) 電路對(duì)稱 版圖結(jié)構(gòu)對(duì)稱 30 開關(guān)模型 pppo u tpprRCRCt???)2(??nnno u tnnfRCRCt???)2(?? 鏡像電路 實(shí)現(xiàn) XOR的鏡像電路 (2) 31 鏡像電路： 2個(gè) pFET對(duì) Cp有貢獻(xiàn)， tr較小 AOI電路： 4個(gè) pFET對(duì) Cp有貢獻(xiàn)， tr較大 鏡像電路 實(shí)現(xiàn) XOR的鏡像電路 (3) 32 鏡像電路 實(shí)現(xiàn) XNOR的鏡像電路 鏡像電路實(shí)現(xiàn) AOI電路實(shí)現(xiàn) b a 33 準(zhǔn) nMOS電路 有比邏輯 VDDVSSPDNIn1In2In3FRLLoadVDDVSSIn1In2In3FVDDVSSPDNIn1In2In3FVSSPDNRes istiv e Dep letio nLoadPM OSLoad(a) resi stiv e loa d (b) de ple tion loa d NM OS (c) ps eu do NM OSVT 0G oa l : t o r e d u c e t h e n u m b e r of d e vi c e s ov e r c om p l e m e n t ar y CM O S電阻負(fù)載 有源負(fù)載 如何減少靜態(tài) CMOS中的晶體管數(shù)？ 準(zhǔn) NMOS CMOS實(shí)現(xiàn)低功耗和全軌輸出的代價(jià)是有一半的 FET屬于冗余管，因此占用芯片面積比 nMOS和 pMOS電路大，采用有比邏輯是試圖找到一種折中方案 34 準(zhǔn) nMOS電路 電阻負(fù)載 V DD V SS PDN In 1 In 2 In 3 F R L ? 由 N個(gè)晶體管和 1個(gè)負(fù)載電阻構(gòu)成 ? 邏輯擺幅為 VOH =VDD VOL=RPN/(RPN+RL) ? 直流與瞬態(tài)響應(yīng)不對(duì)稱 ? 存在靜態(tài)功耗 ? 傳播延遲為 tpL= VOL要求 RL大，而延遲要求 RL小 35 準(zhǔn) nMOS電路 準(zhǔn) nMOS結(jié)構(gòu) 永遠(yuǎn)導(dǎo)通p F E T?? DDSGp VVDDV將輸出電平上拉到開關(guān)開路陣列截止p F E Tn F E T??較大導(dǎo)通，但因平將輸出電平下拉到低電開關(guān)短路陣列導(dǎo)通OLVVp F E T,n F E Tn F E TOL??為負(fù)載個(gè)邏輯電路用 p FE T1 n M O S36 準(zhǔn) nMOS電路 準(zhǔn) nMOS反相器 :輸出低電平 OLoutDDin VVVV ???非飽和飽和， nF E TpF E T飽和）非飽和）＝ (( DpDn II? ? ? ?22 ||2)(22 TpDDpOLOLTnDDn VVVVVV ??? ?? ＋22 |)|()()( TnDDnpTnDDTnDDOL VVVVVVV ?????? ????pnOLV ??，就要要G S S G D D 準(zhǔn) nMOS的 VOL與何種因素有關(guān)？ 37 準(zhǔn) nMOS電路 準(zhǔn) nMOS反相器 :實(shí)例 239。239。DDA / V68,A / V150,???? ???pnTpTn VVV ＝＝＋，＝,8,4????????????????????????????????OLpnOLpnVLWLWVLWLWnnnppp LWLW ?????????????? 39。39。 ????38 準(zhǔn) nMOS電路 準(zhǔn) nMOS反相器 :VTC曲線 V in [V] V o u t [V] W/L p = 4 W/L p = 2 W/L p = 1 W/L p = W/L p = ?nn LWW/Lp越?。ㄏ鄬?duì)于 Wn/Ln），則 VTC曲線越理想 39 準(zhǔn) nMOS電路 準(zhǔn) nMOS NAND2/NOR2 準(zhǔn) nMOS: 邏輯設(shè)計(jì)優(yōu)先采用 NOR門 , 以相對(duì)減少低電平 靜態(tài) CMOS: 邏輯設(shè)計(jì)優(yōu)先采用 NAND門 , 以相對(duì)提高電路速度 40 準(zhǔn) nMOS電路 準(zhǔn) nMOS NAND4 準(zhǔn) nMOS可以顯著減少大扇入邏輯門的管子數(shù)量 Wp Wn Ln Ln 從版圖可見， Wp=Wn，但 LpLn，這是準(zhǔn) nMOS特有的情形 41 準(zhǔn) nMOS電路 準(zhǔn) nMOS AOI 比 CMOS的 AOI電路， FET少了許多。此版圖未考慮 p管和 n管的面積比 42 準(zhǔn) nMOS電路 使能控制改善負(fù)載 V A B C D F C L M 1 M 2 M 1 M 2 Enable DD 準(zhǔn) nMOS管的上拉和下拉對(duì) PMOS管的面積要求相互沖突，為避免之，可采用這種自適應(yīng)負(fù)載 Adaptive Load。需要加大上拉強(qiáng)度時(shí)，使 M1導(dǎo)通 43 準(zhǔn) nMOS電路 準(zhǔn) nMOS特點(diǎn) ? 優(yōu)點(diǎn) ? 電路簡(jiǎn)單，需要 FET數(shù)少，少占用芯片面積 ? CMOS門： N個(gè)輸入需要 2N個(gè) FET ? 準(zhǔn) nMOS門： N個(gè)輸入需要 N+1個(gè) FET ? 適用于版圖面積受限或者扇入很大的特殊場(chǎng)合 ? 缺點(diǎn) ? 低電平 VOL與 pFET和 nFET的尺寸比有關(guān)（有比邏輯） ? 存在靜態(tài)功耗（輸出低電平時(shí)， pFET與 PDN形成導(dǎo)電通道） ? 直流與開關(guān)特性非對(duì)稱 44 準(zhǔn) nMOS電路 DCVSL:功能 V DD PDN1 Out V DD PDN2 Out A A B B M1 M2 特點(diǎn) ? 輸入與輸出信號(hào)同為雙軌 ? 同時(shí)實(shí)現(xiàn)反相門和同相門 G N DM1M2||P D N 1M2P D N 2M10M21?????????????????outVoutVVoutoutoutoutDDTpDD關(guān)斷導(dǎo)通導(dǎo)通亦截止）處于高阻態(tài)（截止求值：導(dǎo)通截止，初始：優(yōu)點(diǎn) ? 消除了靜態(tài)功耗 ? 可以實(shí)現(xiàn)全邏輯擺幅 缺點(diǎn) ? 需要雙軌輸入信號(hào) ? 仍為有比邏輯 ? 設(shè)計(jì)復(fù)雜 DCVSL： 差分串聯(lián)電壓開關(guān)邏輯 差分串聯(lián)電壓開關(guān)邏輯（ Differential Cascode Voltage Switch Logic） 45 準(zhǔn) nMOS電路 DCVSL:ANDNAND BAAB ??46 準(zhǔn) nMOS電路 DCVSL:瞬態(tài)響應(yīng) 0 Time [ns] V o l t a g e [V] A B A B A,B A , B 延時(shí) 321ps 延時(shí) 197ps 為為、為、器件參數(shù)：同樣面積的靜態(tài)與非門的延時(shí)約為 200ps 47 準(zhǔn) nMOS電路 DCVSL:XORXNOR PDN1和 PDN2的某些 FET可以共用 B A A B B B Out Out 這種公用有利于減少面積 48 準(zhǔn) nMOS電路 差分邏輯的特點(diǎn) ? 優(yōu)點(diǎn) ? 對(duì)于同時(shí)生成正信號(hào)和反信號(hào)而言 , 所需門的數(shù)量比單端門少 ? 避免了單端門實(shí)現(xiàn)同相邏輯時(shí)因增加反相器引起的時(shí)差問題 ? 缺點(diǎn) ? 需要布置的導(dǎo)線數(shù)量加倍 , 電路的拓?fù)浣Y(jié)構(gòu)較復(fù)雜 ? 動(dòng)態(tài)功耗較高 單端門 :實(shí)現(xiàn)同相輸出需增加反相器 差分門 :同時(shí)實(shí)現(xiàn)反相輸出和同相輸出 反相器延遲 49 C2MOS電路 時(shí)鐘信號(hào) ))tt（時(shí)鐘反信號(hào)（時(shí)鐘信號(hào)??C2MOS稱為時(shí)鐘控制 CMOS 50 版圖 反相器電路為輸出端的為輸入端、成為以均導(dǎo)通、均斷開，輸出為高阻態(tài)、與均截止、C M O SD a t aM2M11G N DM2M10fEVfEnDDn ??? ??? C2MOS電路 三態(tài)反相器 線隔開常用于將電路與公共總）（高阻高電平低電平三態(tài)電路 ,HiZ10Z?51 C2MOS電路 C2MOS門 :結(jié)構(gòu) pFET靜態(tài)邏輯電路 nFET靜態(tài)邏輯電路 三態(tài)輸出控制 ，與輸入無關(guān)高阻態(tài)截止，輸出、時(shí)，與輸入有關(guān)靜態(tài)邏輯運(yùn)算的結(jié)果，導(dǎo)通，輸出、時(shí)，ZHiM21M0M21M1???????C2MOS: 時(shí)鐘控制 CMOS電路 52 C2MOS電路 C2MOS門 :電路 使 tr↑ 使 tf↑ 53 C2MOS電路 C2M