【正文】 S/6000 的 X80 系 列 產(chǎn) 品 。 銅 技術(shù) 取 代 了 已 經(jīng) 沿 用 了 30 年 的 鋁 技 術(shù) ， 使 硅 芯 片 多 CPU 的 生 產(chǎn) 工 藝 達(dá)到 了 微 米 的 水 平 ， 單 芯 片 集 成 2 億 個(gè) 晶 體 管 ， 大 大 提 高 了 運(yùn) 算性 能 。PowerPC 處 理 器 家 族 包 括 的 一 些 極 為 經(jīng) 典 的 通 信 處 理 器 介 紹 ： PowerPC 的嵌入式數(shù)據(jù)處理系統(tǒng)設(shè)計(jì)5MPC860： MPC860 PowerQUICC 內(nèi) 部 集 成 了 微 處 理 器 和 一 些 控 制 領(lǐng)域 的 常 用 外 圍 組 件 ， 特 別 適 用 于 通 信 產(chǎn) 品 。 PowerQUICC 可 以 被 稱 為MC6 和 集 成 度 等 。 類 似 于 MC68360 QUICC， MPC860 PowerQUICC 集 成了 兩 個(gè) 處 理 塊 。 8360 的 在 網(wǎng) 絡(luò) 和 數(shù) 據(jù) 通 信 領(lǐng) 域 的 新 一 代 產(chǎn) 品 ， 提 高了 器 件 運(yùn) 行 的 各 方 面 性 能 ， 包 括 器 件 的 適 應(yīng) 性 、 擴(kuò) 展 能 力 一 個(gè) 處 理 塊是 嵌 入 的 PowerPC 核 ， 另 一 個(gè) 是 通 信 處 理 模 塊 （ CPM） ， 與 MC68360的 CPM 基 本 類 似 。 由 于 CPM 分 擔(dān) 了 嵌 入 式 PowerPC 核 的 外 圍 工 作 任務(wù) ， 這 種 雙 處 理 器 體 系 結(jié) 構(gòu) 功 耗 要 低 于 傳 統(tǒng) 的 體 系 結(jié) 構(gòu) 的 處 理 器 。MPC8245： MPC8245 集 成 PowerPC 處 理 器 適 用 于 那 些 對(duì) 成 本 、 空 間 、功 耗 和 性 能 都 有 很 高 要 求 的 應(yīng) 用 領(lǐng) 域 。 該 器 件 有 較 高 的 集 成 度 ， 它 集5 個(gè) 芯 片 于 一 體 ， 從 而 降 低 了 系 統(tǒng) 的 組 成 開 銷 。 高 集 成 度 的 結(jié) 果 是 簡(jiǎn)化 了 電 路 板 的 設(shè) 計(jì) ， 降 低 了 功 耗 和 加 快 了 開 發(fā) 調(diào) 試 時(shí) 間 。 這 種 低 成 本多 用 途 的 集 成 處 理 器 的 設(shè) 計(jì) 目 標(biāo) 是 使 用 PCI 接 口 的 網(wǎng) 絡(luò) 基 礎(chǔ) 結(jié) 構(gòu) 、電 訊 和 其 它 嵌 入 式 應(yīng) 用 。 它 可 用 于 路 由 器 、 接 線 器 、 網(wǎng) 絡(luò) 存 儲(chǔ) 應(yīng) 用和 圖 像 顯 示 系 統(tǒng) 。MPC8260： MPC8260 PowerQUICC II 是 目 前 最 先 進(jìn) 的 為 電 信 和 網(wǎng)絡(luò) 市 場(chǎng) 而 設(shè) 計(jì) 的 集 成 通 信 微 處 理 器 。 高 速 的 嵌 入 式 PowerPC 內(nèi) 核 ，連 同 極 高 的 網(wǎng) 絡(luò) 和 通 信 外 圍 設(shè) 的 集 成 通 信 微 處 理 器 。 高 速 的 嵌 入 式PowerPC 內(nèi) 核 ， 連 同 極 高 的 網(wǎng) 絡(luò) 和 通 信 外 圍 設(shè) 系 統(tǒng) 。 MPC8260 PowerQUICC II 可 以 稱 作 是 MPC860 PowerQUICC 的 下 一 代 產(chǎn) 品 ， 它 在各 方 面 的 提 供 更 高 的 性 能 ， 包 括 更 大 的 靈 活 性 、 擴(kuò) 展 的 能 力 和 更 高 的集 成 度 。 與 MPC860 相 似 ， MPC8260 也 有 兩 個(gè) 主 要 的 組 成 部 分 ： 嵌 入的 PowerPC 內(nèi) 核 和 通 信 處 理 模 塊 （ CPM） 。 由 于 CPM 分 擔(dān) 了 嵌 入 式PowerPC 核 的 外 圍 工 作 任 務(wù) ， 這 種 雙 處 理 器 體 系 結(jié) 構(gòu) 功 耗 要 低 于 傳 統(tǒng)的 體 系 結(jié) 構(gòu) 的 處 理 器 。 CPM 同 時(shí) 支 持 3 個(gè) 快 速 的 串 行 通 信 控 制 器（ FCC） 、 2 個(gè) 多 通 道 控 制 器 （ MCC） 、 4 個(gè) 串 行 通 信 控 制 器 （ SCC） 、 2個(gè) 串 行 管 理 控 制 器 （ SMC） 、 1 個(gè) 串 行 外 圍 接 口 （ SPI） 和 一 個(gè) I2C 接口 。 PowerPC 內(nèi) 核 和 CPM 的 組 合 ， 加 之 MPC8260 的 多 功 能 和 高 性 能 ，為 用 戶 在 網(wǎng) 絡(luò) 和 通 信 產(chǎn) 品 的 開 發(fā) 方 面 提 供 巨 大 的 潛 力 并 縮 短 開 發(fā) 周 期 ，江南大學(xué)繼續(xù)教育學(xué)院專科論文加 速 產(chǎn) 品 的 上 市 。 根據(jù)各個(gè)功能模塊的所需完成的任務(wù)，選用了不同的處理器。主機(jī)和伺服模塊需要進(jìn)行浮點(diǎn)數(shù)處理，從而選用了PowerPC603R，而接口模塊主要實(shí)現(xiàn)一些接口和控制等通訊功能，從而選用了定點(diǎn)處理器 PowerPC860SR。第二章 PowerPC603R 處理器 PowerPC603R 的結(jié)構(gòu)PowerPC603R 是 PowerPC 家族中的一款低功耗 RISC 微處理器，CPU內(nèi)部時(shí)鐘頻可達(dá) 200MHz，其內(nèi)嵌 32 位 PowerPC 核，支持 32 位有效地址，支持 8/16/32 位整形數(shù)據(jù)類型和 32/64 位浮點(diǎn)數(shù)據(jù)類型。PowerPC核集成了 5 個(gè)執(zhí)行單元：整數(shù)單元(IU)、浮點(diǎn)單元(FPU)、分支處理單元(BPU)、轉(zhuǎn)載/存儲(chǔ)單元(LSU)、系統(tǒng)寄存器單元(SRU)。PowerPC603R 的結(jié)構(gòu)框圖如圖 21：PowerPC 的嵌入式數(shù)據(jù)處理系統(tǒng)設(shè)計(jì)7系統(tǒng)寄存器單元整數(shù)單元裝載 / 存儲(chǔ)單元浮點(diǎn)單元通用寄存器堆實(shí)現(xiàn)單元指令 M M U數(shù)據(jù) M M U指令單元預(yù)取指令隊(duì)列轉(zhuǎn)移處理調(diào)度單元指令隊(duì)列6 4 B i t6 4 B i t6 4 B i t1 6 K 字節(jié)指令 C a c h e標(biāo)志1 6 K 字節(jié)數(shù)據(jù) C a c h e標(biāo)志處理器總線接口3 2 位地址總線3 2 / 6 4 位數(shù)據(jù)總線6 4 B i t6 4 B i t6 4 B i t6 4 B i t3 2 B i t6 4 B i t電源損耗控制時(shí)鐘倍頻器定時(shí)計(jì)數(shù)器 /遞減器J T A G / C O P接口圖 2 1 PowerPC603R 結(jié)構(gòu)框圖 Power PC603R處理器特點(diǎn) Power PC603R處理器具有如下特點(diǎn):高性能、低功耗、超標(biāo)量、精簡(jiǎn)指令集計(jì)算機(jī)每個(gè)時(shí)鐘周期最多發(fā)出和結(jié)束 3 條指令。 每個(gè)時(shí)鐘周期最多執(zhí)行 5 條指令。 大多數(shù)指令為單周期執(zhí)行。 浮點(diǎn)處理單元能執(zhí)行所有的單精度和大多數(shù)雙精度數(shù)的操作：1) 五個(gè)獨(dú)立的可執(zhí)行單元和兩個(gè)寄存器組可執(zhí)行單元有: 分支處理單元、整型處理單元、浮點(diǎn)處理單元、裝入/ 存儲(chǔ)處理單元和系統(tǒng)寄存器處 理單元。 一個(gè)用于整型數(shù)操作的普通目的寄存器組, 其包含 32 個(gè)寄存器。 一個(gè)用于單精度或雙精度數(shù)操 作的浮點(diǎn)數(shù)寄存器組, 其包含 32 個(gè)寄存器。 2） 強(qiáng)大的指令和數(shù)據(jù)的吞吐量 [ 6] 零周期分支處理能力。 在未知分支條件下, 可編江南大學(xué)繼續(xù)教育學(xué)院?？普撐某天o態(tài)分支情況預(yù)報(bào)。 指令取指單元具有每個(gè)周期從指令 cache 中取兩條指令的能力。 具有六條指令輸入的指令隊(duì)列。 為減少數(shù)據(jù)的流轉(zhuǎn)周期在硬件上設(shè) 有獨(dú)立的通道。具有 16 k 字節(jié)數(shù)據(jù)和 16 k 字節(jié)指令的 cache 具有四個(gè)相連的頁(yè), cache 采用直接像法, 采用近期最少使用的替換算法。 在每個(gè)頁(yè)或每個(gè)基塊中 cache 進(jìn)行主存一致的算法可設(shè)置為寫回法 或?qū)懼边_(dá)法。 52 位虛擬地址, 32 位物理地址。3) 外部總線時(shí)鐘最高為 66 MHz, CPU 主頻最高為133 MHz。 系統(tǒng)組成及原理 該數(shù)據(jù)處理模塊主要由 CPU 、電源管理、SRAM、FLASH、SIO、TIMER、FPGA 、NET功能塊組成( 圖 22) 。 下面分別介紹一下各功能塊的主要工作原理。圖 22 系統(tǒng)組成框圖（1） CPU 功能塊CPU 功能塊包括處理器和時(shí)鐘電路。 處理器選用 RISC 微處理器 Power PC603 系列中低功耗的微處 理器 Power PC603r, 其內(nèi)核電壓PowerPC 的嵌入式數(shù)據(jù)處理系統(tǒng)設(shè)計(jì)9Vdd, PLL 電壓Avdd 和 I/ O 電壓Ovdd 均為 3 3 V, 使用 32 位數(shù)據(jù)工作模 式, CPU 總線時(shí)鐘設(shè)計(jì)為 33MHz, CPU 工作頻率為 133 MHz。33MHz 的時(shí)鐘由時(shí)鐘驅(qū)動(dòng)電路進(jìn)行驅(qū)動(dòng), 為了減小時(shí)鐘的漂移, 由專用時(shí)鐘驅(qū)動(dòng)芯片分別為 Power PC603r 和 FPGA 等芯片提供時(shí)鐘。（2） 電源管理功能塊電源管理功能塊完成數(shù)據(jù)處理模塊的上電復(fù)位功能、電源的轉(zhuǎn)換和對(duì)電源的監(jiān)測(cè)等功能。 數(shù)據(jù)處理模塊外部輸入單一的+ 5 V 直流電源, 然而處理器及FPGA 需要+ 3 3 V 和+ 1 5 V 的電源。 + 5V 電源的上電復(fù)位和對(duì)電源的監(jiān)測(cè)功能由一片 MAX706 完成。 電源的轉(zhuǎn)換由兩片可調(diào)的 LDO 分別實(shí)現(xiàn)+ 5 V 到33 V 和+ 5 V到 1 5 V 的轉(zhuǎn)換。（3）SRAM功能塊該模塊的靜態(tài)隨機(jī)存儲(chǔ)器的數(shù)據(jù)寬度為 32 位, 總?cè)萘?Mbytes. SRAM 功能塊作為操作系統(tǒng)及應(yīng) 用軟件的內(nèi)存, 同時(shí)實(shí)現(xiàn) SRAM 與 CPU 中cache 的映射, 實(shí)現(xiàn) cache 與 SRAM 的數(shù)據(jù)交換。（4） FLASH功能塊該模塊的 FLASH 存儲(chǔ)器的數(shù)據(jù)寬度為 32 位, 總?cè)萘繛?8Mbytes。 FLASH 功能塊作為一些引導(dǎo)程序、 操作系統(tǒng)、應(yīng)用軟件及測(cè)試軟件存放的載體, 該模塊在上電時(shí), 首先從 FLASH 功能塊中讀出命令并執(zhí) 行, 并把操作系統(tǒng)及其它軟件程序移植到 SRAM 區(qū), 最終實(shí)現(xiàn)操作系統(tǒng)及其它軟件程序在內(nèi)存中運(yùn)行, 這樣提高了該模塊的系統(tǒng)性能。（5） SIO功能塊SIO功能塊主要選用多規(guī)程串行控制器 8274 來實(shí)現(xiàn) 2 路 RS232 串行接口。8274 的工作時(shí)鐘為 3 6864 MHz, 由一個(gè) 3 6864MHz 的晶振來提供。 8274 的發(fā)送時(shí)鐘和接收時(shí)鐘為 1 8432MHz, 由FPGA 對(duì)3 6864MHz 作 2 分頻得來。 發(fā)送時(shí)鐘和接收時(shí)鐘是波特率的16 倍( 波特率為115 200 bps) .8274 可工作在查詢方式和中斷方式, 這可由軟件對(duì) 8274 作相應(yīng)的初始化來實(shí)現(xiàn)。 在本模塊中, 8274 的中斷方式采用非向量中 發(fā)送數(shù)據(jù)和接收數(shù)據(jù)的TTL 電平與 RS232 電平的轉(zhuǎn)換由江南大學(xué)繼續(xù)教育學(xué)院?？普撐囊黄琈AX232 來實(shí)現(xiàn)。兩路串行接口實(shí)現(xiàn)該模塊作為目標(biāo)板與 Vxworks 操作系統(tǒng) Tornado開發(fā)環(huán)境的連接, 開發(fā)工具可通過串行接口對(duì)目標(biāo)板進(jìn)行相關(guān)的操作。（6） TIMER功能塊TIMER 功能塊具有 4 路定時(shí)/ 計(jì)數(shù)器, 其中有 3 路 16 位定時(shí)/ 計(jì)數(shù)器, 一路 24 位定時(shí)器。 16 位定時(shí)/ 計(jì)數(shù)器選用 82C54 可編程定時(shí)/ 計(jì)數(shù)器來實(shí)現(xiàn), 24 位定時(shí)器由 FPGA 實(shí)現(xiàn)。 時(shí)鐘為 100 kHz, 16 位最大定 時(shí)為 655 36 ms, 24 位最大定時(shí)為 167 77215s。82C54 的 3 個(gè)定時(shí)器輸出 OUT0、OUTOUT2 和 FPGA 中實(shí)現(xiàn)的 24 位定時(shí)器的輸出分別作為該模塊 內(nèi)部的中斷源。 82C54 的 3 個(gè)定時(shí)器輸出使能信號(hào)由 FPGA 中相應(yīng)的控制寄存器控制. 。FPGA 實(shí)現(xiàn)的 24 位定時(shí)器的 輸出使能有裝入數(shù)據(jù)的操作控制。在該模塊中 OUT0、OUT1 定時(shí)器可作為操作系統(tǒng)中的系統(tǒng)時(shí)鐘和輔助時(shí)鐘, 其它兩個(gè)定時(shí)器留給用戶使用。（7）FPGA 功能塊FPGA 功能塊是該模塊中最重要的控制功能塊, 實(shí)現(xiàn)了各功能塊與CPU 之間時(shí)序的匹配, FPGA 功 能塊主要完成以下功能: a. 產(chǎn)生 CPU 的復(fù)位信號(hào)。 來自 Multibus 上的手動(dòng)復(fù)位信號(hào)( MHRST ) 、JTAG 上的復(fù)位信號(hào) ( JHRST ) 和上電復(fù)位合成 MAX706 的復(fù)位輸入, CPU 的復(fù)位信號(hào)由以上復(fù)位信號(hào)進(jìn)行邏輯運(yùn)算而產(chǎn) 生。b. 產(chǎn)生存儲(chǔ)器、I/ O 等設(shè)備的片選信號(hào)和讀/ 寫信號(hào)；c. 實(shí)現(xiàn) 18 級(jí)中斷的控制；d. 實(shí)現(xiàn) 12 路離散量的輸出；e. 實(shí)現(xiàn) 16 位/ 32 位數(shù)據(jù)轉(zhuǎn)換的控制。f. 實(shí)現(xiàn) 24 位定時(shí)器；g. 產(chǎn)生其它控制信號(hào)。高性能的超標(biāo)量微處理器每周期發(fā)出和撤銷多達(dá) 3 條指令；每周期執(zhí)行多達(dá) 5 條指令；多數(shù)指令單周期執(zhí)行；浮點(diǎn)單元(FPU)對(duì)所有單精度操作和大多數(shù)雙精度操作進(jìn)行流水作業(yè)。5 個(gè)獨(dú)立的執(zhí)行單元和 2 個(gè)PowerPC 的嵌入式數(shù)據(jù)處理系統(tǒng)設(shè)計(jì)11寄存器堆進(jìn)行靜態(tài)分支預(yù)測(cè)的 BPU；32 位的 IU；進(jìn)行單、雙精度操作，與 IEEE 754 全兼容的 FPU；在數(shù)據(jù) Cache 和通用寄存器(GPR)、浮點(diǎn)寄存器(FPR)之間進(jìn)行數(shù)據(jù)傳輸?shù)?LSU；執(zhí)行條件寄存器(CR)、專用寄存器(SPR)和整數(shù)加法和比較指令的 SRU；32 個(gè)裝載整型操作數(shù)的GPR；32 個(gè)裝載單、雙精度操作數(shù)的 FPR.。高指令數(shù)據(jù)吞吐量零周期分支轉(zhuǎn)移能力；在未定狀況