集成電路分析與設(shè)計(jì)課程設(shè)計(jì)-文庫(kù)吧
2025-06-10 03:11 本頁(yè)面
【正文】 Lambda= + Nfs=+11 Neff= Nss=+10+ Tpg= Rsh=150 Cgso=+ Cgdo= Cj= Mj=.341+ Cjsw= Mjsw= 輸出級(jí)電路設(shè)計(jì)據(jù)要求，輸出級(jí)等效電路如圖3所示。輸入Vi為前一級(jí)的輸出，可認(rèn)為是理想的輸出，即ViL＝Vss=0V，ViH=VDD=5V。圖3 輸出級(jí)等效電路 輸出級(jí) N管（W/L）N的計(jì)算當(dāng)輸入為高電平時(shí)，輸出為低電平，N管導(dǎo)通，后級(jí)TTL有較大的灌電流輸入，要求|IOL|≤4mA，VOL，max=，依據(jù)NMOS管的理想電流方程分段表達(dá)式：根據(jù)設(shè)計(jì)要求和部分從模型讀出的參數(shù)可知：Vg=5V ， Vs=0V ， Vd= VOL，max= ，Vto=Vgs=5V， Vds= ， ==所以NMOS工作在線性區(qū)Tox= |IOL|=Ids= = = 取相鄰整數(shù) P管（W/L）P的計(jì)算當(dāng)輸入為低電平時(shí)，輸出為高電平，P管導(dǎo)通。同時(shí)要求N管和P管的充放電時(shí)間tr=tf ，分別求出這兩個(gè)條件下的（W/L）P，min極限值，然后取大者。以|IOH|≤20μA，VOH，min=（W/L）P，min極限值：用PMOS管的理想電流方程分段表達(dá)式：PMOS低電平導(dǎo)通，Vs=5V Vg=0V Vd= Tox= Vto= Uo= Vgs= 5V Vds= PMOS工作在線性區(qū)Ids= 取相近整數(shù) 又N管和P管的充放電時(shí)間tr和tf表達(dá)式分別為： 以tr=tf為條件計(jì)算（W/L）P，min極限值。=1即 取整數(shù)值=48比較①和②中（W/L）P，min值，取大值者=48作為輸出級(jí)的（W/L）P值。 內(nèi)部基本反相器中的各MOS尺寸的計(jì)算內(nèi)部基本反相器如圖4所示，它的N管和P管尺寸依據(jù)充放電時(shí)間tr和tf方程來(lái)求。關(guān)鍵點(diǎn)是先求出式中CL（即負(fù)載）。圖4 內(nèi)部反相器它的負(fù)載由以下三部分電容組成：①本級(jí)漏極的PN結(jié)電容CPN；②下級(jí)的柵電容Cg；③連線雜散電容CS。本級(jí)漏極PN結(jié)電容CPN計(jì)算CPN＝Cj（Wb）+Cjsw(2W+2b)其中Cj是每um2的結(jié)電容，Cjsw是每um的周界電容，b為有源區(qū)寬度，可從設(shè)計(jì)規(guī)則獲取。如若最小孔為2λ2λ，孔與多晶硅柵的最小間距為2λ，孔與有源區(qū)邊界的最小間距為2，則取b＝6λ,L=2λ,Cj和Cjsw可用相關(guān)公式計(jì)算，或從模型庫(kù)選取，或用經(jīng)驗(yàn)數(shù)據(jù)。在此次設(shè)計(jì)中。：， ， 。=總的漏極PN結(jié)電容應(yīng)是N管和P管的總和，即：CPN＝(Cj,NWN＋Cj,PWP）b＋Cjsw,N(2WN＋2b)＋Cjsw,P(2WP＋2b)=(WN＋WP）b＋(2WN＋12)＋(2WP＋12)=WN＋WP +② 柵電容Cg計(jì)算Cg＝＋＝ ＋＝（WN＋WP）L 此處WN和WP為與本級(jí)漏極相連的下一級(jí)N管 和P管的柵極尺寸，近似取輸出級(jí)的WN和WP值。 Cg=（WN＋WP）L=（28λ＋96λ）2λ =此處WN和WP為與本級(jí)漏極相連的下一級(jí)N管 和P管的柵極尺寸，近似取輸出級(jí)的WN和WP值。③ 連線雜散電容CS CS＝一般CPN＋Cg≈10CS，可忽略CS作用。因此，內(nèi)部基本反相器的總負(fù)載電容CL為上述各電容計(jì)算值之和。WN＋WP +把CL代入tr和tf的方程式，并根據(jù)tr=tf≤25ns的條件，設(shè)tr=tf=代入得到 =8根據(jù)之前的計(jì)算可知所以 WP=代入上式，求解，得到WN= WP=13因此 內(nèi)部邏輯門(mén)的電路如圖5所示。根據(jù)截止延遲時(shí)間tpLH和導(dǎo)通延遲時(shí)間tpHL的要求，在最壞情況下，必須保證等效N管、P管的等效電阻與內(nèi)部基本反相器的相同，這樣三輸入與非門(mén)就相當(dāng)于內(nèi)部基本反相器了。因此，N管的尺寸放大3倍，而P管尺寸不變，即：圖5 內(nèi)部邏輯門(mén)的電路 輸入級(jí)設(shè)計(jì)由于本電路是與TTL兼容，如果按正常內(nèi)部反相器進(jìn)
法律信息相關(guān)推薦
鄂ICP備17016276號(hào)-1