【正文】 的全部功能，因此以上操作對 CAN 的設計者一來說是透明的，設計者主要考慮應用層的問題，只要通過相對簡單的設計和編程就可能開發(fā)出適用的 CAN總線系統(tǒng)。 CAN總線單片機監(jiān)控系統(tǒng)硬件設計 ． 1 SJA1000簡介 目前市場上比較流行的 CAN總線器件有兩大類 :一是獨立的 CAN總線通信控制器，如 SJA1000。二是集成了 CAN總線通信控制器的微處理器，如 P87C591等。本課題選取了 PHILIPS公司的 SJA1000CAN總線通信控制器和 PCA82C250 總線收發(fā)器，主要是考慮到 SJA1000 支持 CAN 規(guī)范，而且可支持多達 110個節(jié)點，且這兩種器件價格適宜。本設計所采用的 Philips 公司的獨立 CAN控制器 SJA1000主要用于移動目標和一般工業(yè)環(huán)境中的區(qū)域網(wǎng)絡控制，其內部結構如圖 31所示： 圖 31 SJA1000內部結構圖 1. 接口管理邏輯（ IML）解釋來自 CPU 的命令，控制 CAN 寄存器的尋址，向主控制器 (CPU)提供中斷信息和狀態(tài)信息。 2. 接收緩沖器 (RXB、 RXFIFO)是接收濾波器和 CPU 之間的接口，用來存儲 從 CAN 總線上接收并被確認的信息。 3. 發(fā)送緩沖器 (TXB)是 CPU 和位流處理器 BSP 之間的接口，能夠存儲發(fā)送到 CAN 網(wǎng)絡上的完整信息，緩沖器長 13個字節(jié)，由 CPU寫入 BSP讀出。 4. 驗收濾波器 (AFC)把它的內容和接收到的標識碼相比較，以決定是否接收這條報文，在驗收測試通過后，如果接收則這條完整的報文就被保存在 RXFIFO中。 5. 位流處理器 (BSP)是一個在發(fā)送緩沖器、 RXFIFO和 CAN總線之間控制數(shù)據(jù)流的隊列 (序列 )發(fā)生器，它還執(zhí)行總線上的錯誤檢測、仲裁、填充和錯誤處理。 6. 位時序邏輯 (BTL)監(jiān)視串行 的 CAN總線和位時序，它是在一條報文開頭，總線傳輸出現(xiàn)隱性到顯性時同步于 CAN總線上的位流 (硬同步 )，并且在其接收一條報文的傳輸過程中再同步 (軟同步 )。 7. 錯誤管理邏輯 (EML)負責限制傳輸層模塊的錯誤。它接收來自位流處理器 (BSP)的出錯報告，然后將有關錯誤統(tǒng)計通知位流處理器 (BSP)和接口管理邏輯 (IML)。 SJA1000全面支持 ， SJA1000的主要功能還包括： 展的接收緩沖器 64字節(jié) (FIFO)。 11位和 29位標識碼。 的位速率最高可達 1Mbps。 不同的微處理器接口。 圖 32 SJA1000管腳圖 SJA1000 的芯片引腳如圖 32 所示， 微處理器以訪問外部存儲器的方式來訪問 SJA1000。設計中，SJA1000的地址 /數(shù)據(jù)總線 AD0~AD7分別連接到 C8051F310的 P2口， CS連接到 C8051F310的 ，微處理器以訪問外部存儲器的方式來訪問 SJA1000，可對 SJA1000執(zhí)行相應的讀 /寫操作， SJA1000的 RD、 WR、 ALE分別與 C8051F310的 ， ,， INT接 C8051F310的 ， RST接 C8051F310的 引腳。 要使 SJA1000CAN控制器正常工作，最主要的是要對 SAJ1000的工作模式及其各寄存器要進行正確的初始化。要對寄存器作出正確的初始化，首先要了解各寄存器的功能及結構。下面對 SJA1000CAN控制器的各寄存器作詳細的說明。 SJA1000 有兩種工作模式： BasicCAN 模式 (基本模式 )和 PeliCAN 模式 (擴展模式 )。在 PeliCAN 模式下主要對下面一些寄存器操作：模式寄存器、命令寄存器、狀態(tài)寄存器、中斷寄存器、驗收代碼寄存器、驗收屏蔽寄存器、總 線定時寄存器 0、總線定時寄存器 輸出控制寄存器、發(fā)送緩沖器、接收緩沖器、時鐘分頻器。 模式寄存器（ MOD）的內容是用來改變 CAN 控制器的行為的，這些位可以被微控器設置或復位，微控制器可以對控制寄存器進行讀 /寫操作，保留位讀值為邏輯 0。 命令寄存器（ CMR）是命令位初始化 CAN 控制器傳輸層的一個動作，這個寄存器是只寫的，所有位的讀出值都是邏輯 0，因處理需要，兩條命令之間至少有一個內部時鐘周期，內部時鐘周期的頻率是外部振蕩器的一半。 狀態(tài)寄存器（ SR）的內容反映了 SJA1000的狀態(tài)，狀態(tài) 寄存器對微控制器來說是只讀存儲器。 發(fā)送緩沖器被分為描述符區(qū)和數(shù)據(jù)區(qū)，描述符區(qū)的第一個字節(jié)是幀信息字節(jié)（幀信息），它說明了幀格式（標準幀格式 SFF或擴展幀格式 EFF）、遠程或數(shù)據(jù)幀和數(shù)據(jù)長度。 SFF有兩個字節(jié)的識別碼， EFF 有四個字節(jié)的識別碼，數(shù)據(jù)區(qū)最多長 8個數(shù)據(jù)字節(jié)，發(fā)送緩沖器長 13個字節(jié)。在 CAN地址的 1628 。 發(fā)送緩沖器的結構圖如表 31： 表 31 發(fā)送緩沖器結構 數(shù)據(jù)區(qū)的信息字節(jié)長度由數(shù)據(jù)長度代碼編制 ,在遠程幀發(fā)送開始時由于 RTR 位被置位 (遠程 )數(shù)據(jù)長度代碼是不被考慮的 ,這使接 收 /發(fā)送的數(shù)據(jù)字節(jié)數(shù)目為 0,如果有兩個 CAN 控制器使用同一個識別碼同時啟動遠程幀傳送 ,數(shù)據(jù)長度代碼必須正確說明以避免總線錯誤。 數(shù)據(jù)字節(jié)長度范圍是 08編碼形式如下： 數(shù)據(jù)字節(jié)數(shù) =8+4+2+ 標準幀格式（ SFF）的識別碼有 11 位（ ）， ，在總線仲裁過程中最先發(fā)送到總線上，別碼就象信息的名字一樣，使用在驗收濾波器中，而且在仲裁過程中決定了總線訪問的優(yōu)先權，識別碼的二進值越低優(yōu)先權越高。 接收緩沖器是 RXFIFO 的可 訪問部分，和發(fā)送緩沖器結構一樣。位于 CAN 地址的 16和 28，每條信息都分為描述符和數(shù)據(jù)區(qū)，接受緩沖器結構圖如表 31。 RXFIFO共有 64個信息字節(jié)的空間，一次可以存儲多少條信息取決于數(shù)據(jù)的長度，如果 RXFIFO中沒有足夠的空間來存儲新的信息， CAN控制器會產(chǎn)生數(shù)據(jù)溢出條件，此時信息有效且接受檢測為肯定發(fā)生數(shù)據(jù)溢出情況時，已部分寫入 RXFIFO的信息將被刪除，這種情況可以通過狀態(tài)寄存器和數(shù)據(jù)超限中斷（中斷允許）反應到 CPU。 接收過濾器由接收代碼寄存器 (ACR)和接受屏蔽寄存器 (AMR)組成，在接 受過濾器的幫助下，只接收識別碼和接受過濾器中預設值相等時， CAN控制器能夠允許 RXFIFO。本課題采用的是單濾波模式。 總線定時寄存器 0（ BTR0）定義了波特率預設值（ BRP）和同步跳轉寬度（ SJW）的值 ,復位模式有效時這個寄存器是可以被訪問 (讀 /寫 )。在工作模式中只能讀。 總線定時寄存器 0的位功能說明： CAN地址是 6， ～ ； CAN的系統(tǒng)時鐘tSCL的周期是可編程的，而且決定了各自的位時序， CAN系統(tǒng)時鐘周期由如下公式計算： tSCL=2t CLK*(32*+16*+8*+4*+2*++1) 這里 tCLK =XTAL 的頻率周期 =1/fXTAL,本課題中設置是 tSCL=12t CLK。 、 ，為了補償在不同總線控制器的時鐘振蕩器之間的相位偏移，任何總線控制器必須在當前傳送的相關信號邊沿重新同步，同步跳轉寬度定義了每一位周期可以被重新同步縮短或延長的時鐘周期的最大數(shù)目： tSJW=tSCL(2++1) 本課題中設置的是 tSJW = 3t SCL 總線定時寄存器 1（ BTR1）定義了每個位周期的長度、采樣點的位置和在每個采樣點的采樣數(shù)目 ,在復位模式中 ,這個寄存器可以被讀 /寫訪問 , 在工作模式中只能讀。 SAM為采樣位； SAM=1，三倍，總線采樣三次；建議在低 /中速總線 (A級和 B級 )上使用，這對過濾總線上的毛刺波是有益的； SAM=0，單倍，總線采樣一次，建議在高速總線上 (C級 )上使用。 ～ 與 ～ 1(TSEG1)和時間段 2(TSEG2)的位； TSEG1和 TSEG2決定了每一位的時鐘數(shù)目和采 樣點的位置。 每一位的時鐘數(shù)目： tTSEG1 =tSCL(8 + 4 + 2 + + 1) 本課題設置的是 tTSEG1 = 5t SCL。 采樣點的位置： tTSEG2 =tscl (4 + 2 + + 1) 本課題中設置的是 tTSEG2 =3t SCL。 輸出控制寄存器 (OCR)實現(xiàn)了由軟件控制不同輸出驅動配置的建立，在復位模式中此寄存器可被讀 /寫訪問，在 PeliCAN模式的工作模式中 ，此寄存器只讀。發(fā)送的輸出階段可以有不同的模式， OCMODE1與 OCMODE0是輸出模式控制的設置位，表 32列出了輸出控制寄存器的設置。 表 32 輸出控制寄存器的設置 本課題設置的是正常輸出模式，在正常輸出模式中位序列 (TXD)通過 TX0 和 TX1 送出，輸出驅動引腳TX0和 TX1的電平取決于被 OCTPX， OCTNX(懸空，上拉，下拉，推挽 )編程的驅動器的特性和被 OCPOLX編程的輸出端極性。 時鐘分頻寄存器（ CDR）控制著 CLKOUT的頻率以及屏蔽 CLKOUT引腳；而且它還控制著 TX1上的專用 接收中斷脈沖，接收比較通道和 BasicCAN 模式的選擇，硬件復位后寄存器的默認狀態(tài)是 Motorola 模式(00000101， 12分頻 )和 Intel模式 (00000000， 2分頻 )。軟件復位 (復位請求 /復位模式 )時，此寄存器不受影響。 課題中 CAN 控制器工作于 PeliCAN模式，只有接收引腳 TX0被激活，禁能 SJA1000的外部 CLKOUT引腳。 SJA1000在 CAN總線系統(tǒng)節(jié)點的應用 20200507 15:50:07 作者：北京理工大學 岑雪松 朱 丹 來源 :互聯(lián)網(wǎng) 摘要： 介紹 CAN總線控制器 SJA1000；給出其在 CAN總線系統(tǒng)節(jié)點中的應用方法、節(jié)點電路原理圖及初始化程序；針對用戶 SJA1000容易出現(xiàn)的問題進行了解說。 關鍵詞： CAN總線 SJA1000 節(jié)點 單片機 CAN總線是德國 Bosch公司 20世紀 80年代初，為解決現(xiàn)代汽車中眾多的控制與測試儀器之間的數(shù)據(jù)交換而開發(fā)一種串行數(shù)據(jù)通信協(xié)議。 1993年 11月， ISO正式頒布了道路交通運載工具，進行數(shù)據(jù)信息交換用的高速通信控制局部網(wǎng)（ CAN）的國際標準（ ISO11898）。 PHILIPS、 Intel、 MOTOROLA等公司出品了很多支持 CAN協(xié)議的集成芯片，如 8252 SJA1000、 68HC05X4/X16/X32和具有片內 CAN的電磁兼容微控制器 P8XCE5916 位微控制器 87C196CA/CB 等。下面介紹 PHILIPS 半導體公司推出的 CAN總線控制器 SJA1000，并給出其應用實例。 1 CAN總線控制器 SJA1000芯片介紹 SJA1000是一種獨立的 CAN總線控制器。 PHILIPS半導體公司將它作為 PCA82C200 CAN控制器（ Basic CAN）的替代產(chǎn)品。 SJA1000 增加了一種新的工作模式（ Peli CAN），這種模式支持具有很多新特性的 CAN 協(xié)議。 SJA1000引腳介紹 圖 1是 SJA1000引腳圖。 SJA1000具有 28個引腳，下面對部分引腳進行介紹。 MODE：模式選擇輸入， 1（高電平） =Intel模式； 0（低電平）=Motorola模式。 TX0、 TX1：從 CAN輸出驅動器 0， 1輸出到物理總線上。 RX0、 RX1：從物理 CAN總線輸入到 SJA1000的輸入比較器。 INT：中斷輸出，用于中斷微控制器。 INT在內部中斷寄存器各位都置位時，低電平有效。 INT是開漏輸出。 CLKOUT： SJA1000 產(chǎn)生的提供給微控制器的時鐘輸出信號，時鐘信號來源于內部振蕩器且通過編程驅動，時鐘控制寄存器的時鐘關閉位可禁止該引腳。 SJA1000的其他引腳分別為： AD0～ AD7，數(shù)據(jù) /地址復用總線；ALE/AS， Intel模式 /Motorola模式 的地址鎖存信號；（ RD）/E、 WR，讀寫控制信號； CS，片選信號輸入，低電平有效；XTAL1，輸入到振蕩器放大電路，外部振蕩信號由此輸入； XTAL2，振蕩器放大電路的輸出，使用外部振蕩信號時左開路輸出； VDD VDD VDD3， 5V電壓端； VSS VSS VSS3，與上述電壓端相對的接地端。 SJA1000有兩種封裝形式，分別是塑質雙列直插封裝和塑質小型線外封裝。 SJA1000芯片功能介紹 SJA1000 與它的前一款 PCA82C200 獨立控制器是兼容的。 SJA1000 具有很多新的功能，修改了兩種模式：Basic CAN模式、 PCA82C200兼 容模式；增加了 Peli CAN模式，此模式支持 CAN （ 29字節(jié)的識別碼）。 SJA1000的主要新功能： *標準結構和擴展結構信息的接收和發(fā)送； *具有 64字節(jié)長度的接收隊列； *在標準和擴展格式中，都有單 /雙接收過濾器（含屏蔽和代碼寄存器）； *讀 /寫訪問的錯誤計數(shù)器，可編程的錯誤限制報警，最近一次的誤碼寄存器； *每一個 CAN總線錯誤的錯誤中斷； *由功能位定義的仲裁丟失中斷； *一次性發(fā)送（當錯誤或仲裁丟失時不重發(fā)）； *只聽模式（ CAN總線監(jiān)聽，無