【正文】 要的段碼傳輸給74HC164，再由74HC164將段碼并行輸出給數(shù)碼管，達到數(shù)碼管顯示的目的。DSP的GPIO54和GPIO56設(shè)置為SPI的數(shù)據(jù)發(fā)送和時鐘端，GPIO58~59和GPIO62~63設(shè)置為數(shù)碼管的位選端。系統(tǒng)工作是通過編程選擇5倍頻的PLL鎖相環(huán)使得DSP工作在最高主頻150MHz。以上是對定時器的硬件組成和具體工作流程進行了大體的介紹，現(xiàn)對其各功能的實現(xiàn)方式分別進行講解。 DSP微控制器DSP（Digital Signal Processor）是一種獨特的微處理器，是以數(shù)字信號來處理大量信息的器件。其工作原理是接收模擬信號，轉(zhuǎn)換為0或1的數(shù)字信號。再對數(shù)字信號進行修改、刪除、強化，并在其他系統(tǒng)芯片中把數(shù)字數(shù)據(jù)解譯回模擬數(shù)據(jù)或?qū)嶋H環(huán)境格式。它不僅具有可編程性，而且其實時運行速度可達每秒數(shù)以千萬條復雜指令程序，遠遠超過通用微處理器，是數(shù)字化電子世界中日益重要的電腦芯片[1]。它的強大數(shù)據(jù)處理能力和高運行速度，是最值得稱道的兩大特色。 本程序使用的TMS320F28335型數(shù)字信號處理器是TI公司的一款TMS320C28X系列浮點DSP控制器。與以往的定點DSP相比，該 器件的精度高，成本低， 功耗小，性能高，外設(shè)集成度高，數(shù)據(jù)以及程序存儲量大，A/D轉(zhuǎn)換更精確快速等。TMS320F28335具有150MHz的高速處理能力，具備32位浮 點處理單元，6個DMA通道支持ADC、McBSP和 EMIF，有多達18路的PWM輸出，其中有6路為TI特有的更高精度的PWM輸出 (HRPWM)，12位16通道ADC。得益于其浮點運算單元，用戶可快速編寫控制算法而無需在處理小數(shù)操作上耗費過多的時間和精力，與前代DSC相比，平均性能提高50%，并與定點C28x控制器軟件兼容，從而簡化軟件開發(fā)，縮短開發(fā)周期，降低開發(fā)成本[2]。 為了實現(xiàn)定時器的精確走時功能，本系統(tǒng)利用定時器0、PIE模塊和CPU中斷共同作用產(chǎn)生定時器中斷。首先為定時器0設(shè)置定時初值，并開啟定時器使其計數(shù)。當定時器計數(shù)器寄存器遞減到零時，定時器會產(chǎn)生一個中斷TINT并將其傳送給PIE外設(shè)中斷模塊，當PIE中的中斷時能位PIEIER被時能后，PIE會將這個中斷傳送給CPU，如果CPU的中斷使能位和INTM被使能，則CPU會相應定時器0中斷，轉(zhuǎn)而執(zhí)行定時器0的中斷服務(wù)子程序。 DSP內(nèi)部定時器TMS320F28335芯片內(nèi)部具有3個32位的CPU定時器——Timer0 、 Timerl和Timer2。其中CPU定時器2被系統(tǒng)保留，用于實時操作系統(tǒng)，例如DSP/ BIOS。只有CPU定時器0和定時器1可以供用戶使用。在本系統(tǒng)中使用的是定時器0，定時器0的內(nèi)部原理圖如下所示：圖22 定時器0內(nèi)部結(jié)構(gòu)圖Cpu定時器的通常工作過程如下，首先把周期寄存器PRDH:PRD的值裝入32位計數(shù)寄存器TIMH:TIM中。接著每經(jīng)過一個TIMCLK周期，計數(shù)器就遞減一次，最后當計數(shù)寄存器TIMH:TIM等于0時，定時器中斷輸出信號產(chǎn)生一個中斷脈沖。其中，TIMCLK由定時器分頻器TDDRH:TDDR和定時器預定標計數(shù)器PSCH:PSC來控制。先給定時器分頻器TDDRH : TDDR賦值，然后裝載入預定標計數(shù)器PSCH:PSC中，每隔一個SYSCLKOUT脈沖，PSCH : PSC中的值減1。當PSCH:PSC中的值為0的時候，就會輸出一個TIMCLK，從而TIMH:TIM減1。在下一個定時器輸入時鐘周期開始時，TDDRH:TDDR中的值重新裝載人PSCH:PSC中，周而復始地循環(huán)下去[3]。因此，TIMCLK就等于(TDDRH:TDDR+1)個系統(tǒng)時鐘的時間[3]。當32位計數(shù)器寄存器TIMH:TIM中的值遞減到零時，定時器0會產(chǎn)生一個中斷TINT，并傳送給PIE， PIE外設(shè)中斷擴展模塊PIE一共可以支持96個不同的中斷，并把這些中斷分成了12個組，每個組有8個中斷，而且每個組都被反饋到CPU內(nèi)核的INT1~INT12這12條中斷線中的某一條上。平時能夠用到的所有的外設(shè)中斷都被歸人了這96個中斷中，被分布在不同的組里[3]。F28335的中斷采用的是三級中斷機制，分別為外設(shè)級、PIE級和CPU級。對于某一個具體的外設(shè)中斷請求，只要有任意一級不許可，CPU最終都不會響應該外設(shè)中斷。圖23 PIE模塊原理圖一般來說，在程序執(zhí)行過程中，某一個外設(shè)產(chǎn)生了一個中斷事件，那么在這個外設(shè)的某個寄存器中與該中斷事件相關(guān)的中斷標志位(IF= Interrupt Flag)被置為1。此時，如果該中斷相應的中斷使能位(IE=Interrupt Enable)已經(jīng)被置位，也就是值為1，該外設(shè)就會向PIE控制器發(fā)出一個中斷請求。相反，雖然中斷事件已經(jīng)發(fā)生了，相應的中斷標志位也被置位了，但是該中斷沒有被使能，也就是中斷使能位的值為0，那么外設(shè)就不會向PIE控制器提出中斷請求。但在本系統(tǒng)中，定時器0內(nèi)部的計數(shù)寄存器一旦遞減到零，就會向PIE產(chǎn)生一個中斷請求TINT，而無需經(jīng)過外設(shè)內(nèi)部的中斷位置位。PIE模塊的8個外設(shè)中斷和外部引腳中斷復用一個CPU中斷，這些中斷被分為12組，即一組中的中斷復用一個CPU中斷。對于復用的中斷源，PIE模塊中的每個中斷組都有一個中斷標志寄存器（PIEIFR(x,y)）和中斷使能寄存器（PIEIER(x,y)），其中x=PIE組1~PIE組12，y表示一組中的8個復用中斷,這樣，PIEIFRx,y和PIEIERx,y將對應PIE組x（x=1~12）中的中斷y(y=1~8),即代表相應的中斷標志位和中斷使能位。另外，每一個PIE中斷組中還存在一個中斷應答位PIEACK。當外設(shè)向PIE控制器發(fā)送中斷請求時，則相應的PIE中斷標志位（PIEIFRx,y）置位，如果相應的PIE中斷使能位PIEIER(x,y)也置位，則PIE將檢查相應的PIEACKx位，以確定CPU是否為該組中斷準備好。如果PIEACKx位被清除，則PIE會向CPU發(fā)送中斷請求，如果PIEACKx位是1，則PIE將一直等待到該位被清除才向CPU發(fā)送中斷請求。定時器0的中斷TINT使用的時PIE中的第一組的第七個中斷。也就是說，當定時器向PIE發(fā)出中斷請求TINT時，PIE的PIEIFR（1,7）會置位，如果PIEIER（1,7）置位且PIEACK1被清除，則此中斷才會被傳送到CPU級中當中斷請求被發(fā)送到CPU。相應的CPU中斷標志位置1，當中斷標志鎖存到標志寄存器后。相應的中斷服務(wù)程序沒有被執(zhí)行，直到CPU中斷使能寄存器（IER）或調(diào)試中斷寄存器（DBGIER）和全局中斷屏蔽位（INTM）被使能后才能執(zhí)行。由于定時器0占用的是PIE第一組的第七個中斷線。所以在CPU級中，定時器0的中斷是經(jīng)過CPU的第一條中斷線INT1進行傳輸?shù)?。當定時器0的中斷傳輸?shù)紺PU級后，IFR1會被置位，如果IER和INTM都被使能，那么定時器0的中斷服務(wù)子程序才會被執(zhí)行。 數(shù)碼管顯示電路 本系統(tǒng)的數(shù)碼管顯示電路主要由SPI、74HC164和4位共陽數(shù)碼管組成三部分組成。其中SPI串行通信接口負責把數(shù)碼管需要的數(shù)據(jù)一位一位的傳送給74HC164芯片，再由74HC164將數(shù)碼管所需的段碼并行輸出給數(shù)碼管，這樣數(shù)碼管就可以顯示數(shù)據(jù)了。圖24 顯示系統(tǒng)電路原理圖 數(shù)碼管顯示系統(tǒng)的電路連接原理圖如上圖所示。 首先，數(shù)據(jù)要利用SPI在DSP和74HC164之間進行通信。由于74HC164有兩個輸入端A和B，而本系統(tǒng)只用到了一個輸入，所以把這兩個輸入端都接上SPI的主出從入線，74HC164的時鐘信號端自然是接SPI的SCLK線，因為通信過程中的時鐘信號始終是由主機提供的，而74HC164只是從機。其次74HC164還有8個輸出QA~QH，其中QA是高位，QH是低位，所以QA接數(shù)碼管的小數(shù)點DP位，QB~QH分別接數(shù)碼管的g~a位。最后，四位數(shù)碼管的四條位選線分別接三極管的發(fā)射極。三極管的集電極接+5V電源，基極分別接DSP的四個GPIO口5554和55。數(shù)碼管通過動態(tài)掃描的方式進行輪流點亮。 SPI串行外設(shè)接口SPI是Serial Peripheral Interface的縮寫，翻譯成中文就是串行外圍設(shè)備接口。SPI最早是由Freescale(原Motorola)公司在其MC68 HCxx系列處理器上定義的一種高速同步串行通信接口。SPI通常用于DSP和外設(shè)及其他處理器之間的通信。典型的應用包括擴展 I/O，還可以通過移動寄存器，顯示驅(qū)動器、模擬轉(zhuǎn)換器等器件所做的外設(shè)擴展。SPI支持主/從模式的多機通信。F28335系列DSP還支持一個16級深度的接受發(fā)送FIFO、用來減少CPU的開銷[5]。SPI的通信原理。SPI以主從方式進行工作，這種模式的通信系統(tǒng)中通常有一個主設(shè)備和多個從設(shè)備。其中，CS信號是用來控制從機的芯片是否被選中的。系統(tǒng)內(nèi)如果有一個主設(shè)備M1和兩個從設(shè)備S1和S2。當SI的片選信號為低電平時，S1被選中，Ml通過MOSI引腳發(fā)送數(shù)據(jù)，S1通過MOSI引腳接收數(shù)據(jù)，或者S1通過MISO引腳發(fā)送數(shù)據(jù)，而M1通過MISO引腳接收數(shù)據(jù)。同樣的，當S2的片選信號CS為低電平時，S2被選中，M1通過MOSI引腳發(fā)送數(shù)據(jù),S2通過MOSI引腳接收數(shù)據(jù)，或者s2通過MISO引腳發(fā)送數(shù)據(jù)，而M1通過MISO引腳接收數(shù)據(jù)。從機只有通過CS信號被選中之后，對此從機的操作才一會有效，可見片選信號的存在使得允許在同一總線上連接多個SPI設(shè)備成為可能。 當從機被選中，和主機建立連接之后，接下來起作用的就是負責通信的3根線了。通信時通過進行數(shù)據(jù)交換來完成，這里首先要知道SPI采用的是串行通信協(xié)議，也就是說通信時數(shù)據(jù)是一位一位進行傳輸?shù)摹＿@也是SCK時鐘信號存在的原因，傳輸時，由SCK提供時鐘脈沖，MOSI和MISO引腳則是基于此脈沖完成數(shù)據(jù)的發(fā)送或者接收。當M1給S1發(fā)送數(shù)據(jù)時，數(shù)據(jù)在時鐘脈沖的上升沿或者下降沿時通過MI的MOSI引腳發(fā)送，在緊接著的下降沿或者上升沿時通過S1的MOSI引腳接收[6]。當S1給M1發(fā)送數(shù)據(jù)時，原理是一樣的，只不過通過MISO引腳來完成。 值得注意的是，SCK信號只由主設(shè)備控制，從設(shè)備不能控制時鐘信號線。因此，在一個基于SPI的系統(tǒng)中，必須至少有一個主控設(shè)備，其向整個SPI系統(tǒng)提供時鐘信號，系統(tǒng)內(nèi)所有的設(shè)備都基于這個時鐘脈沖進行數(shù)據(jù)的接收或者發(fā)送，所以SPI是同步串行通信接口。在點對點的通信中，SPI接口不需要尋址操作，且為全雙工通信，因此顯得簡單高效。SPI模塊介紹。圖25 SPI模塊內(nèi)部結(jié)構(gòu)圖 1)4個外部引腳 SPISOMI:SPI從輸出/主輸入引腳； SPISIMO:SPI從輸入/主輸出引腳 SPISTE:SPI從傳送使能引腳； SPICLK:SPI串行時鐘引腳。2)有兩種工作模式可以選擇:主工作模式和從工作模式。3)波特率:具有125種可編程的波特率。能夠使用的最大波特率受到I/O緩沖器最大緩存速度的限制，這些緩沖器是使用在SPI引腳上的I/O緩沖器，而最高的波特率不能超過LSPCLK/4。4)依次發(fā)送的數(shù)據(jù)字的長度為1~~16s位，可以通過寄存器設(shè)定。5)能選擇的4種脈沖時鐘配置方案.6)接收和發(fā)送可以同步操作，也就是說可以實現(xiàn)全雙工通信。當然，發(fā)送功能可以通過SPICTL，寄存器的TALK位禁止或者使能。7)與SCI相同，發(fā)送和接收都能通過查詢或者中斷方式來實現(xiàn)。8)具有6個控制寄存器、3個數(shù)據(jù)寄存器和3個FIFO寄存器。值得注意的是，SPI所有的控制寄存器都是8位，當寄存器被訪問時，數(shù)據(jù)位于低8位，而高8位為0，因此把數(shù)據(jù)寫人SPI這6個控制寄存器的高8位是