基于dsp無線時(shí)鐘同步系統(tǒng)設(shè)計(jì)-文庫(kù)吧
2025-06-07 16:33 本頁面
【正文】 ③詳細(xì)介紹了自適應(yīng)控制系統(tǒng)的相關(guān)內(nèi)容。通過分類介紹自適應(yīng)控制算法的應(yīng)用與實(shí)現(xiàn)，從中選擇自校正控制作為時(shí)鐘同步系統(tǒng)的核心算法，并詳細(xì)說明了時(shí)鐘同步系統(tǒng)算法的具體實(shí)現(xiàn)過程。④就時(shí)鐘同步系統(tǒng)的硬件做了詳細(xì)的說明，從F28335定時(shí)器與相關(guān)接口的工作原理，到NRF24L01+無線通信模塊的工作原理與實(shí)現(xiàn)辦法，具體說明了硬件設(shè)計(jì)的各個(gè)模塊。⑤就時(shí)鐘同步系統(tǒng)的軟件做詳細(xì)的說明，分塊具體闡述。⑥對(duì)整個(gè)時(shí)鐘同步系統(tǒng)的實(shí)物測(cè)試做了簡(jiǎn)要說明，并對(duì)記錄的性能指標(biāo)數(shù)據(jù)進(jìn)行定性的分析，并在最后對(duì)時(shí)鐘同步的校時(shí)誤差進(jìn)行理論分析。（2）設(shè)計(jì)原理圖1總體原理圖硬件設(shè)計(jì)（1）最小系統(tǒng)板的供電電路，由于F28335芯片的內(nèi)核工作電壓與外設(shè)工作電壓不同。由于整個(gè)最小系統(tǒng)在應(yīng)用的時(shí)候會(huì)牽涉到數(shù)字電路以及模擬電路，。 圖2最小系統(tǒng)板的供電電路（2）圖3F28335的JTAG接口以及外部晶振接法，其實(shí)論文講述的時(shí)鐘同步系統(tǒng)的時(shí)鐘源模塊以及被校時(shí)鐘模塊都采用了有源恒溫晶振，晶振的接法是需要進(jìn)一步改進(jìn)的。如圖4 圖3 圖4（3）最小系統(tǒng)板的I/O口排針圖如圖5 圖5最小系統(tǒng)板雙排針接口（4）排針接口模塊如圖6所示，圖中網(wǎng)絡(luò)標(biāo)號(hào)都與前面的芯片資源分配完全一致，其中需要說明的是這里面的排針在實(shí)際制出來的板子里面直接連到DSP最小系統(tǒng)板的排針上，每個(gè)排針都是對(duì)應(yīng)的。 圖6排針接口模塊（5）NRF24L01+模塊的原理圖比較簡(jiǎn)單，由于它兼容F28335引腳電壓，故無需特殊處理，具體的原理圖7 圖7 NRF24L01+無線通信模塊原理圖（6）數(shù)碼管顯示模塊整理后如圖圖9和圖10所示。其中圖8顯示的是實(shí)時(shí)時(shí)鐘，圖9顯示的是上一分鐘測(cè)出的晶振值和這一分鐘所用的時(shí)間常數(shù)值，圖10顯示的是凍結(jié)時(shí)間，相關(guān)網(wǎng)絡(luò)標(biāo)號(hào)的引用與DSP芯片資源配置是一致的。值得一講的是，帶負(fù)載能力有限，所以分別給每一個(gè)段控制的IO口都加了上拉電阻，減小DSP芯片的負(fù)擔(dān)。 圖8實(shí)時(shí)時(shí)鐘顯示圖9上一分鐘的晶振頻率和該分鐘的時(shí)間常數(shù) 圖10凍結(jié)時(shí)間顯示（7） 串口通信模塊原理圖如圖11所示，串口通信采用的是RS232協(xié)議，當(dāng)然這里的串口通信的作用就是把模塊校時(shí)信息即系統(tǒng)的性能指標(biāo)傳到PC機(jī)上面，所以MAX2
醫(yī)療健康相關(guān)推薦
鄂ICP備17016276號(hào)-1