【正文】 ......33 DSP 中的 I2C 模塊配置 ..................................................................................34 FPGA(XC3S100E4TQ144C)配置模式 .........................................................36 6結(jié)論 ...................................................................................................................38 致謝 ......................................................................................................................39 參考文獻(xiàn) ..............................................................................................................40 附錄 A譯文 ..........................................................................................................41 附錄 B外文文獻(xiàn) ..................................................................................................47 附錄 C電源電路 ..................................................................................................54 附錄 D復(fù)位電路 ..................................................................................................56 XX 大學(xué)畢業(yè)設(shè)計(jì)（論文） 1 0 前言 視頻圖像處理 [1]作為一種重要的現(xiàn)代技術(shù)，己經(jīng)在通信、航天航空、遙感、遙測(cè)、生物醫(yī)學(xué)、軍事、信息安全等領(lǐng)域得到廣泛的應(yīng)用 ， 視頻圖像處理實(shí)現(xiàn)技術(shù)對(duì)相關(guān)領(lǐng)域的發(fā)展具有深遠(yuǎn)意義。隨著科學(xué)技術(shù)的進(jìn)步，視頻圖像的采集和處理的應(yīng)用需求也日益增加。傳統(tǒng)的采集和處理主要依賴于 PC 機(jī) 以及其它的專用的集成電路板卡來實(shí)現(xiàn)的。由于 功能比較單一，體積較大，且受到處理速度的限制，已經(jīng)逐漸不能滿足實(shí)際的要求。由于基于DSP 和 FPGA 的圖像處理系統(tǒng)采用了高速處理器 DSP 和 FPGA， 摒棄了其他系統(tǒng)的處理數(shù)據(jù)不實(shí)時(shí)、算法效率低、通用性差、開發(fā)周期長(zhǎng)等缺點(diǎn)，運(yùn)算能力在不斷增強(qiáng)，運(yùn)算速度越來越快，成本也在不斷降低 ，所以 DSP 和 FPGA 的技術(shù)近年來發(fā)展很快 ， 適合實(shí)時(shí)圖像處理。 目前 DSP 和 FPGA 的技術(shù)已經(jīng)廣泛的應(yīng)用在各個(gè)領(lǐng)域中，從軍用到民用，從航空航天到生產(chǎn)生活，都越來越多地使用 DSP 和 FPGA。本論文介紹了以 TI 高性能 DSP 為核心處理器的視頻實(shí)時(shí) 圖像處理系統(tǒng)的設(shè)計(jì)原理與組成，并基于 DSP+FPGA[2]架構(gòu)實(shí)現(xiàn)了該視頻圖像處理系統(tǒng)。 XXX：基于 DSP和 FPGA的圖像處理系統(tǒng)設(shè)計(jì) 2 1 緒論 隨著電子科學(xué)技術(shù)的發(fā)展和社會(huì)的現(xiàn)代化，圖像技術(shù)也隨之飛速發(fā)展，人們對(duì)圖像的需求也與日俱增。圖像技術(shù)已經(jīng)大量應(yīng)用于我們的日常生活、工業(yè)、農(nóng)業(yè)、軍事等各個(gè)領(lǐng)域，然而圖像技術(shù)要求實(shí)時(shí)處理大量數(shù)據(jù)，普通計(jì)算機(jī)不能滿足要求，因此研究實(shí)時(shí)處理圖像的系統(tǒng)迫在眉睫。本文采用高速處理器 DSP 和 FPGA 研究圖像的采集和顯示 ,保證了系統(tǒng)的準(zhǔn)確性和靈活性。在人類的各種感知器官中，視覺是人 類最高級(jí)的感知器官，所以圖像技術(shù) (包括圖像的釆集、處理、顯示 )的研究對(duì)于我們認(rèn)識(shí)和改造自然界是非常重要的，而且隨著科學(xué)技術(shù)的發(fā)展和社會(huì)知識(shí)的膨脹，圖像技術(shù)的研宄得到了快速的發(fā)展。 課題的提出及研究的背景 基于 DSP 和 FPGA 的圖像處理系統(tǒng)由于采用了高速處理器 DSP 和 FPGA， 摒棄了其他系統(tǒng)的處理數(shù)據(jù)不實(shí)時(shí)、算法效率低、通用性差、 開發(fā) 周期長(zhǎng)等缺點(diǎn)。 DSP 芯片具有非常多的片內(nèi)資源，大容量的片內(nèi) RAM 作為數(shù)據(jù)和程序高速緩存，內(nèi)部具有高達(dá) 64 位的數(shù)據(jù)總線 ， 使系統(tǒng)具有很高帶寬以及其他片內(nèi)資源 。 芯片內(nèi)部集成了許 多外圍設(shè)備，降低了系統(tǒng)開發(fā)難度。所以在圖像處理系統(tǒng)中采用 DSP (數(shù)字信號(hào)處理器 )可實(shí)現(xiàn)數(shù)字圖像處理復(fù)雜算法。 而 FPGA 由于使用靈活 ， 便于修改系統(tǒng)功能，從而縮短系統(tǒng)的開發(fā)周期，特別適用于復(fù)雜邏輯電路的設(shè)計(jì)。 可見基于 DSP 和 FPGA 的圖像處理系統(tǒng)的具有較強(qiáng)的靈活性，具有較高的算法效率，適合于視頻圖像處理。圖像處理系統(tǒng)采用 DSP 和 FPGA 作為處理器 ， 既可以充分發(fā)揮 DSP和 FPGA 的各自的優(yōu)點(diǎn)，又可以充分利用 DSP 和 FPGA 來彌補(bǔ)各自的缺點(diǎn)。所以基于 DSP和 FPGA 的圖像處理系統(tǒng)實(shí)時(shí)處理圖像數(shù)據(jù)的研究迫在眉睫。 研究的目的和意義 本課題的任務(wù)是為視頻視覺處理研究設(shè)計(jì)建好平臺(tái)， 包括硬件接口，軟件接口和固件接口，為以后的運(yùn)動(dòng)圖像分析算法驗(yàn)證 以及 芯片架構(gòu)設(shè)計(jì)打好基礎(chǔ)。根據(jù)不同算法驗(yàn)證的不同要求提供合適的驗(yàn)證環(huán)境，算法驗(yàn)證可以選擇將圖像采集后通過 UART 接口送往主機(jī)進(jìn)行，也可以在圖像采集與處理平臺(tái)中用 DSP 驗(yàn)證，或者選擇在平臺(tái)的 FPGA 里用硬件描述語言進(jìn)行算法驗(yàn)證，然后通過 VGA[3]接口恢復(fù)出高質(zhì)量的視頻圖像。 XX 大學(xué)畢業(yè)設(shè)計(jì)（論文） 3 這種設(shè)計(jì)思路提高了圖像采集，存放，處理，時(shí)序恢復(fù)及顯示的硬件架構(gòu)的通用性，運(yùn)動(dòng)圖像分析算法驗(yàn)證 的可操作性和靈活性，一定程度上加快了運(yùn)動(dòng)圖像分析算法的研究進(jìn)度。 DSP 實(shí)現(xiàn)了與目前流行 SDRAM、 FIFO、 FLASH 等高速大容量存儲(chǔ)器的無縫連接，有些 DSP 甚至實(shí)現(xiàn)了與 DDR、 DDR2 和 DDR3 的無縫連接，既滿足了高容量存儲(chǔ)器的要求也實(shí)現(xiàn)了高速存儲(chǔ)數(shù)據(jù)的要求。采用 DSP 處理器，開發(fā)人員可以將更多的時(shí)間專注于圖像處理算法的研究上面 和 對(duì)于存儲(chǔ)器的管理、中斷的觸發(fā)和 EDM 等外設(shè)設(shè)計(jì)， 也 可以在程序里使用 BIOS，程序設(shè)計(jì)者只需設(shè)置相應(yīng)的控制寄存器，從而避免了在源程序里編寫模塊操作存儲(chǔ)器。在程序里或者 BIOS 里設(shè) 置了相應(yīng)的 EDMA 通道后， DSP 可以在不被中斷當(dāng)前操作的情況下，處理大量數(shù)據(jù)的搬移操作，所有的數(shù)據(jù)搬移操作不需要 CPU 的干預(yù)便可以完成。 FPGA 是現(xiàn)場(chǎng)可編程門陣列， n 輸入的查找表、多路復(fù)用器和存儲(chǔ)數(shù)據(jù)的觸發(fā)器是FPGA 的基本單元?？梢詫⑦m當(dāng)?shù)臄?shù)據(jù)放入查找表中，可以通過讀取查找表中的數(shù)據(jù)實(shí)現(xiàn)輸入的邏輯操作；數(shù)據(jù)觸發(fā)器可以存儲(chǔ)數(shù)據(jù)，例如有限狀態(tài)機(jī)的狀態(tài)等信息；多路復(fù)用器可以通過選擇不同的輸入信號(hào)的組合，將查找表和數(shù)據(jù)觸發(fā)器用可編程的布線資源連接起來，實(shí)現(xiàn)不同的組合邏輯電路和時(shí)序邏輯電路。所以 FPGA 非常適合復(fù) 雜邏輯電路并可以實(shí)現(xiàn)高速算法。另外，可以在可編程邏輯器件上構(gòu)建片上可編程系統(tǒng) (SOPC),利用 SOPC可以方便的擴(kuò)展片外 SDRAM、 FLASH、 DDR[4]等外設(shè)，并且可以使用 IO、定時(shí)器、中斷、UART， DMA 等功能。由于在 FPGA 的 SOPC 核上實(shí)現(xiàn)單片機(jī)或者 DSP 具有的某些功能，從而在單片 FPGA 上既能實(shí)現(xiàn)算法功能又能實(shí)現(xiàn)控制功能，這種系統(tǒng)在實(shí)現(xiàn)電路功能的前提下，大大簡(jiǎn)化了系統(tǒng)的復(fù)雜性。 課題研究的主要內(nèi)容及重點(diǎn) 本課題研究的重點(diǎn)是以 DSP 和 FPGA 為核心，開發(fā)出適合計(jì)算機(jī)視覺系統(tǒng)采集， 傳輸，處理及顯示的硬件設(shè)計(jì)系統(tǒng)，并采用簡(jiǎn)單的算法驗(yàn)證硬件平臺(tái)的合理性，實(shí)時(shí)性以及通用性。 1） 主要的工作內(nèi)容如下 ： a. 視頻信號(hào)采集，解碼及存放硬件電路設(shè)計(jì) b. DSP 視頻信號(hào)處理的核心電路設(shè)計(jì) c. FPGA 為核心的時(shí)序邏輯產(chǎn)生電路設(shè)計(jì) XXX：基于 DSP和 FPGA的圖像處理系統(tǒng)設(shè)計(jì) 4 d. 編碼電路及 VGA 視頻輸出電路設(shè)計(jì) e. 軟件設(shè)計(jì)：包括系統(tǒng)軟件實(shí)現(xiàn)的總體方案、對(duì)存儲(chǔ)器的讀寫控制 時(shí)序 、 UART 通信初始化 程序設(shè)計(jì)， I2C 總線配置 ， FPGA 配置模式 。 2） 本課題研究的重點(diǎn)： a. 整個(gè)圖像 處理 的硬件系統(tǒng)設(shè)計(jì)； b. 系統(tǒng)的軟件總體設(shè)計(jì) XX 大學(xué)畢業(yè)設(shè)計(jì)（論文） 5 2 系統(tǒng)總體設(shè)計(jì)方案 系統(tǒng)硬件原理框圖設(shè)計(jì) 隨著圖像處理和視頻技術(shù)被越來越多的研究人員關(guān)注，各種功能不同的處理系統(tǒng)陸續(xù)被設(shè)計(jì)人員開發(fā)出來。但是采用純硬件電路采樣并存放圖像數(shù)據(jù)的圖像處理系統(tǒng)目前還不是很普遍?；谝陨系目紤]，我們?cè)O(shè)計(jì)了一種純硬件電路的圖像采集、存放，通過 DSP 實(shí)時(shí)處理，再由 FPGA 產(chǎn)生時(shí)序邏輯恢復(fù)出原始圖像，通過 VGA 視頻圖像接口送 CRT(陰極射線顯像管 )顯示。本設(shè)計(jì)系統(tǒng)的硬件功能框圖如圖 21 所示 : 電源模塊和復(fù)位電路雙口RAMCD圖像傳感器視頻A/D處理模塊總線控制器 圖像采集電路模塊總線控制器總線控制器I2CDSP處理模塊時(shí)鐘FLASHR23FPGA邏輯功能模塊總線控制器時(shí)鐘視頻D/A處理模塊SPIPROMVGA輸出 圖 21系統(tǒng)的硬件功能框圖 Fig. 21 Block diagram of hardware system 系統(tǒng)主要工作模塊劃分及工作流程 模塊劃分 本圖像采集系統(tǒng)硬件電路主要包括 4 部分： 1）圖像采集電路模塊 本模塊包括 CCD圖像傳感器 (采用 sony公司的 V220)，視頻 A/D處理芯片 (采用 Philips公司的 SAA7115 芯片 )，總線收發(fā)器 (采用 TI 公司 SN74LVC245A)組成。 2） DSP 數(shù)據(jù)處理功能模塊 本模塊電路是硬件系 統(tǒng)的核心， DSP 采用 TI 公司的 TMS320VC5501。本模塊主要包括 DSP 外圍電路 :電源電路，時(shí)鐘電路 (20MHz 晶振 )，外掛 Flash 芯片 (采用 AMD 公司的XXX：基于 DSP和 FPGA的圖像處理系統(tǒng)設(shè)計(jì) 6 Flash 芯片 AM29LV033C90EI)， I2C 總線接口的串行 E2PROM(采用 CATALYST 公司的CAT24WC128)， UART 串行接口 (采用 Maxim 公司的 MAX3232E)，靜態(tài)雙口 RAM(選用IDT 公司的 IDT70V09L15PF)和總線控制器 (采用 TI 公司 SN74LVC245A)。 3） FPGA 時(shí)序邏輯功能及圖像編碼和 VGA 輸出 模塊 本硬件模塊的 FPGA 芯片選用 Xilinx 公司的 Spartan3E 系列 FPGA 芯片 XC3S100E4TQ144C。包括 FPGA 的外圍電路： JTAG 接口，電源電路， SPI PROM(采用ST 公司 M25P16VME)；視頻 D/A 處理芯片 (Philips 公司 SAA7105H) ；總線開關(guān) (選用 TI公司 SN74LVC245A)三個(gè)部分。 4）電源電路和復(fù)位電路 電源電路：包括 DSP 電源， FPGA 電源，其他 IC 電源（均采用 3. 3VIC），攝像頭電源。 DSP 電源（ IO 口 3. 3V 電壓，內(nèi)核 電壓 1. 26V）選用 TI 公司雙電壓，獨(dú)立可控，一路可調(diào)的線性電源芯片 TPS73HD301PWPR。 FPGA 電源（ bank 電壓 3. 3V，內(nèi)核電壓 ，輔助電壓 ）采用 TI 公司專門為Xilinx 公司 Spartan3E 系列提供的集成三路電源管理 IC： TPS75003。其他 IC 電源均為 3. 3V，采用 AMS 公司低壓差電源芯片 AMS1117 系列。攝像頭電源由原裝廠家的變壓器供電。 復(fù)位電路：采用 TI 公司的三電壓監(jiān)控，帶手動(dòng)復(fù)位輸入和復(fù)位輸出的復(fù)位芯片TPS330725。 系統(tǒng)工作流程 系統(tǒng)工作的時(shí)候，經(jīng)過 CCD[5]圖像傳感器采集復(fù)合視頻信號(hào)，經(jīng)過視頻 A/D 處理器(SAA7115)轉(zhuǎn)換成 8 bit 的數(shù)字信號(hào)，通過 DMA 方式存放在雙口 RAM 中，該處理器同時(shí)還輸出像素時(shí)鐘信號(hào) (PCLK)，場(chǎng)同步 (CS)、行同步 (HS)、奇偶場(chǎng) (OE)、復(fù)合消隱信號(hào)(BLANK)。 數(shù)字信號(hào)處理器 DSP (TMS320VC5501)是本處理