eda基于vhdl語言的出租車計價器課程設計-文庫吧
2025-06-07 12:32 本頁面
【正文】 Programmable Logic Device)編程下載和自動測試等技術。VHDL的英文全名是VHSIC（Very High Speed Integrated Circuit）Hardware Description Language,由IEEE（The Institute of Electrical and Electronics Engineets）進一步發(fā)展，并在1987年作為“IEEE標準1076”公布。從此VHDL成為硬件描述語言的業(yè)界標準之一。第一部分 設計要求一、設計目的為培養(yǎng)學生樹立正確的設計思想和實事求是的工作作風，學習運用所學基礎知識理論、專業(yè)知識、基本技能去分析和解決工程技術實際問題，提高學生的綜合素質，使學生成為工程應用型合格人才，故進行《EDA技術及應用》的課程設計。幫助學生全面熟悉、掌握VHDL語言基本知識，掌握利用VHDL語言對常用的的組合邏輯電路和時序邏輯電路編程，把編程和實際結合起來，熟悉編制和調試程序的技巧，掌握分析結果的若干有效方法，進一步提高上機動手能力，培養(yǎng)使用設計綜合電路的能力，養(yǎng)成提供文檔資料的習慣和規(guī)范編程的思想。二、系統(tǒng)要求設計一個簡單的滿足生活所需功能的出租車計費器。三、功能描述該計費器能實現計費功能。車起步開始計費，首先顯示起步價，車在行駛3km以內，只收起步價。車行駛超過3km后，每km 加2元，車費一次累加。當遇到紅燈或客戶需要停車等待時，則按時間計費，計費單價為每20s收費1元。要求用2位數碼管顯示里程，2位數碼管顯示費用。四、補充說明(1).實現計費器預置功能，能夠預置起步費、每公里收費、車行加費里程、計時收費等。(2).可以模擬汽車行駛、停止、暫停等狀態(tài)，并根據不同狀態(tài)進行計費。(3).以十進制顯示出租車行駛路程與車費。第二部分 系統(tǒng)設計方案：它有脈沖模塊、控制模塊、計程模塊、計費模塊及顯示等模塊組成控制模塊顯示模塊計程模塊計費模塊顯示位掃描1KHz脈沖時鐘信號開始信號暫停信號停止信號 出租車自動計價器的系統(tǒng)方框圖控制模塊將其他模塊進行連接，是本次設計的核心。它包含計程器、計時器、計價器，同時還有讀取外部開關控制信號，提供當前顯示信號與顯示位選信號，從而周期性交替顯示計價/計費信息。計程器在非停車狀態(tài)完成計程功能并產生里程計價信號，計時器在停車狀態(tài)完成計時功能并產生等時計價信號。計價器是設計的核心與難點，涉及到多種時鐘信號，并有多種計費標準。擬使用有限次高速脈沖發(fā)生器向一組級聯的十進制計數器提供不同費率的計價脈沖，根據里程計價信號、等時計價信號、停車開關狀態(tài)、當前計費結果等信號，綜合考慮，挑選適合次數的計價脈沖，從而實現不同條件的不同計費。計程器、計價器根據位選信號，輸出相應數據的當前選中數字，由頂層模塊根據顯示數據類型變換信號進行選擇，傳輸給顯示模塊。顯示模塊由實驗箱上的四個七段數碼管、程序編寫的一個七段數碼管譯碼器程序組成。程序是本次設計的核心部分，首先要有清晰的思路，然后去實現。啟動Start起步價：3元3公里以內超出3公里按2元/公里停車等待時按1元/20秒顯示計費金額及行駛里程停止計費計程清零金額里程PauseStop 出租車自動計價器的程序流程圖本次設計首先在ispLEVER環(huán)境中對出租車自動計費器的各個部分利用VHDL描述語言予以設計，進行仿真，然后編寫頂層模塊將各個模塊連接，并對相互之間的信號進行必要處理，從而實現整機功能，最后在實驗箱上進行物理測試，尋找漏洞、調整參數，最終確定設計。第三部分 主要模塊設計一、計程計費模塊：Clk MoneyStartStop DistancePause 計程計費模塊計程計費部分用于計算乘客所行使的公里數及金額。計程器的量程為99公里，滿量程自動歸零；計費器的量程為99元，滿量程自動歸零。計程計費數據送入顯示模塊進行譯碼，最后分別送至以公里和元為單位對應的數據管上顯示。二、顯示模塊： Seg01KHzClk Seg1 Seg2 Seg3Money Seg4 Seg5 Seg6Distance Scan0 Scan1 Scan2 Scan3 顯示模塊顯示模塊包含一個3進制計數器Cnt，位選Scan[0:3]，四位Data轉換，七段數碼管譯碼器Seg[0:6]。當系統(tǒng)復位時，數碼管一起顯示0。開始計費時，計費為03，計程為00。具體程序代碼詳見附錄。三、控制模塊：Clk
語文相關推薦
鄂ICP備17016276號-1