基于fpga的狀態(tài)機(jī)的實(shí)現(xiàn)-文庫吧
2025-06-03 16:17 本頁面
【正文】 0100000101110110001111111 Mealy型序列檢測狀態(tài)機(jī)的設(shè)計(jì)利用Verilog設(shè)計(jì)一個(gè)電路，對輸入的一串二進(jìn)制數(shù)用于檢測序列中3個(gè)或者3個(gè)以上的1，當(dāng)檢測到第三個(gè)1出現(xiàn)的時(shí)候，輸出立刻變1，否則輸出為0。三、 設(shè)計(jì)準(zhǔn)備本設(shè)計(jì)通過ISE軟件硬件描述語言方式設(shè)計(jì)。定義一個(gè)輸入端，一個(gè)清零端和一個(gè)時(shí)鐘，輸入端用來表示一串二進(jìn)制數(shù)，清零端用來將狀態(tài)機(jī)初始化，時(shí)鐘用來更新當(dāng)前狀態(tài)。定義四個(gè)狀態(tài)，分別表示當(dāng)前無1輸入、有一個(gè)1輸入、有連續(xù)兩個(gè)1輸入以及連續(xù)三個(gè)或三個(gè)以上1輸入。定義一個(gè)輸出，用于檢測序列中3個(gè)或者3個(gè)以上的1。四、 硬件描述語言輸入Moore型狀態(tài)機(jī)源程序module Moore( input din, input clk, input rst, output reg op )。 reg [1:0] current,next。 parameter S0 = 239。b00,S1 = 239。b01,S2 = 239。b10,S3 = 239。b11。 always@(posedge clk or negedge rst) begin if(!rst) current = 239。b00。
范文總結(jié)相關(guān)推薦
鄂ICP備17016276號-1