基于fpga的狀態(tài)機(jī)的實(shí)現(xiàn)-wenkub.com
2025-06-15 16:17 本頁(yè)面
【正文】 圖5 Moore型狀態(tài)機(jī)仿真電路圖圖6 Mealy型狀態(tài)機(jī)仿真電路圖七、 設(shè)計(jì)結(jié)果設(shè)計(jì)的源程序可以實(shí)現(xiàn)題目所提出的要求，并通過(guò)仿真進(jìn)行驗(yàn)證。并通過(guò)Modelsim軟件與ISE聯(lián)調(diào)生成對(duì)應(yīng)的狀態(tài)圖，如圖4所示。 end default:begin op = 0。 op = 1。 if(din == 0) next = S0。 end always(current or din) begin case(current) S0:begin op = 0。b11。 parameter S0 = 239。 end default:begin op = 0。 else next = S3。 if(din == 0) next = S0。 end always(current or din) begin case(current) S0:begin op = 0。b11。 parameter S0 = 239。定義四個(gè)狀態(tài)，分別表示當(dāng)前無(wú)1輸入、有一個(gè)1輸入、有連續(xù)兩個(gè)1輸入以及連續(xù)三個(gè)或三個(gè)以上1輸入。二、 問(wèn)題描述 Moore型序列檢測(cè)狀態(tài)機(jī)的設(shè)計(jì)利用Verilog設(shè)計(jì)一個(gè)電路，對(duì)輸入的一串二進(jìn)制數(shù)用于
范文總結(jié)相關(guān)推薦
鄂ICP備17016276號(hào)-1