mos管工作原理和驅(qū)動電路-文庫吧
2025-05-02 12:09 本頁面
【正文】 下降到UGSP時，iD開始減小為零的時間段?！ ∠陆禃r間tf— uGS從UGSP繼續(xù)下降起，iD減小，到uGS 關(guān)斷時間toff—關(guān)斷延遲時間和下降時間之和?！?MOSFET的開關(guān)速度?！ OSFET的開關(guān)速度和Cin充放電有很大關(guān)系，使用者無法降低Cin，但可降低驅(qū)動電路內(nèi)阻Rs減小時間常數(shù)，加快開關(guān)速度，MOSFET只靠多子導(dǎo)電，不存在少子儲存效應(yīng)，因而關(guān)斷過程非常迅速，開關(guān)時間在10—100ns之間，工作頻率可達100kHz以上，是主要電力電子器件中最高的?！ 隹仄骷o態(tài)時幾乎不需輸入電流。但在開關(guān)過程中需對輸入電容充放電，仍需一定的驅(qū)動功率。開關(guān)頻率越高，所需要的驅(qū)動功率越大?！ ? 在器件應(yīng)用時除了要考慮器件的電壓、電流、頻率外，還必須掌握在應(yīng)用中如何保護器件，不使器件在瞬態(tài)變化中受損害。當(dāng)然晶閘管是兩個雙極型晶體管的組合，又加上因大面積帶來的大電容，所以其dv/dt能力是較為脆弱的。對di/dt來說，它還存在一個導(dǎo)通區(qū)的擴展問題，所以也帶來相當(dāng)嚴(yán)格的限制?！ 」β蔒OSFET的情況有很大的不同。它的dv/dt及di/dt的能力常以每納秒（而不是每微秒）的能力來估量。但盡管如此，它也存在動態(tài)性能的限制。這些我們可以從功率MOSFET的基本結(jié)構(gòu)來予以理解。 圖4是功率MOSFET的結(jié)構(gòu)和其相應(yīng)的等效電路。除了器件的幾乎每一部分存在電容以外，還必須考慮MOSFET還并聯(lián)著一個二極管。同時從某個角度看、它還存在一個寄生晶體管。（就像IGBT也寄生著一個晶閘管一樣）。這幾個方面，是研究MOSFET動態(tài)特性很重要的因素?！ ∈紫萂OSFET結(jié)構(gòu)中所附帶的本征二極管具有一定的雪崩能力。通常用單次雪崩能力和重復(fù)雪崩能力來表達。當(dāng)反向di/dt很大時，二極管會承受一個速度非?？斓拿}沖尖刺，它有可能進入雪崩區(qū)，一旦超越其雪崩能力就有可能將器件損壞。作為任一種PN結(jié)二極管來說，仔細(xì)研究其動態(tài)特性是相當(dāng)復(fù)雜的。它們和我們一般理解PN結(jié)正向時導(dǎo)通反向時阻斷的簡單概念很不相同。當(dāng)電流迅速下降時，二極管有一階段失去反向阻斷能力，即所謂反向恢復(fù)時間。PN結(jié)要求迅速導(dǎo)通時，也會有一段時間并不顯示很低的電阻。在功率MOSFET中一旦二極管有正向注入，所注入的少數(shù)載流子也會增加作為多子器件的MOSFET的復(fù)雜性。 功率MOSFET的設(shè)計過程中采取措施使其中的寄生晶體管盡量不起作用。在不同代功率MOSFET中其措施各有不同，但總的原則是使漏極下的橫向電阻RB盡量小。因為只有在漏極N區(qū)下的橫向電阻流過足夠電流為這個N區(qū)建立正偏的條件時，寄生的雙極性晶閘管才開始發(fā)難。然而在嚴(yán)峻的動態(tài)條件下，因dv/dt通過相應(yīng)電容引起的橫向電流有可能足夠大。此時這個寄生的雙極性晶體管就會起動，有可能給MOSFET帶來損壞。所以考慮瞬態(tài)性能時對功率MOSFET器件內(nèi)部的各個電容（它是dv/dt的通道）都必須予以注意。 瞬態(tài)情況是和線路情況密切相關(guān)的，這方面在應(yīng)用中應(yīng)給予足夠重視。對器件要有深入了解，才能有利于理解和分析相應(yīng)的問題。 在功率半導(dǎo)體器件中，MOSFET以高速、低開關(guān)損耗、低驅(qū)動損耗在各種功率變換，特別是高頻功率變換中起著重要作用。在低壓領(lǐng)域，MOSFET沒有競爭對手，但隨著MOS的耐壓提高，其增長速度使MOSFET制造者和應(yīng)用者不得不以數(shù)十倍的幅度降低額定電流，以折中額定電流、導(dǎo)通電阻和成本之間的矛盾。即便如此，高壓MOSFET在額定結(jié)溫下的導(dǎo)通電阻產(chǎn)生的導(dǎo)通壓降仍居高不下，耐壓500V以上的MOSFET的額定結(jié)溫、額定電流條件下的導(dǎo)通電壓很高，耐壓800V以上的導(dǎo)通電壓高得驚人，導(dǎo)通損耗占MOSFET總損耗的2/34/5，使應(yīng)用受到極大限制。 不同耐壓的MOSFET的導(dǎo)通電阻分布。不同耐壓的MOSFET，其導(dǎo)通電阻中各部分電阻比例分布也不同。如耐壓30V的MOSFET，其外延層電阻僅為總導(dǎo)通電阻的29%，%。由此可以推斷耐壓800V的MOSFET的導(dǎo)通電阻將幾乎被外延層電阻占據(jù)。欲獲得高阻斷電壓，就必須采用高電阻率的外延層，并增厚。這就是常規(guī)高壓MOSFET結(jié)構(gòu)所導(dǎo)致的高導(dǎo)通電阻的根本原因。 降低高壓MOSFET導(dǎo)通電阻的思路。增加管芯面積雖能降低導(dǎo)通電阻，但成本的提高所付出的代價是商業(yè)品所不允許的。引入少
黨政相關(guān)相關(guān)推薦
鄂ICP備17016276號-1