《fpga設(shè)計實例》ppt課件-文庫吧
2025-04-20 12:14 本頁面
【正文】 bit2 = 839。b00001000, ? bit3 = 839。b00010000, ? bit4 = 839。b00100000, ? bit5 = 839。b01000000, ? stop = 839。b10000000。 ? always @(posedge sclk or negedge rst) ? begin ? if(!rst) ? scl=1。 ? else ? scl=~scl。 ? end ? ? always @( posedge d_en) ? begin ? databuf=data。 ? end ? // FSM ? always @ (negedge sclk or negedge rst) ? if(!rst) ? begin ? link_sda=0。 ? state=ready。 ? sdabuf=1。 ? end ? else ? begin ? case (state) ? ready: if(d_en) ? begin ? link_sda=1。 ? state=start。 ? end ? else ? begin ? link_sda=0。 ? state=ready。 ? end ? start: if(sclamp。amp。d_en) ? begin ? sdabuf=0。 ? state=bit1。 ? end ? else ? state=start。 ? bit1: if(!scl) ? begin ? sdabuf=databuf[3]。 ? state =bit2。 ? end ? else ? state=bit1。 ? bit2: if (!scl) ? begin ? sdabuf=databuf[2]。 ? state=bit3。 ? end ? else ? state =bit2。 ? bit3: if(!scl) ? begin ? sdabuf=databuf[1]。 ? state =bit4。 ? end ? else ? state =bit3。 ? bit4: if(!scl) ? begin ? sdabuf=databuf[0]。 ? state=bit5。 ? end ? else ? state =bit4。 ? bit5: if(!scl) ? begin ? sdabuf = 0。 ? state=stop。 ? end ? else ? state =bit5。 ? stop: if(scl) ? begin ? sdabuf=1。 ? state=ready。 ? end ? else ? state =stop。 ? default: ? begin ? link_sda=0。 ? sdabuf=1。 ? state=ready。 ? end ? ? endcase ? end ? endmodule 偽隨機(jī)序列產(chǎn)生器
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1