《lonworks總線》ppt課件-文庫吧
2025-04-18 18:39 本頁面
【正文】 個 CPU、 11個可編程 I／ O口引腳可設(shè)置為 34種預(yù)編程工作方式 、提供用于遠(yuǎn)程識別和診斷的服務(wù)引腳 和 48位的內(nèi)部NeuronID，用于惟一識別 Neuron芯片。 Date 13Date 14Date 15TMPN3150B1AFo CPU結(jié)構(gòu) ： MAC處理器、網(wǎng)絡(luò)處理器和應(yīng)用處理器 MAC處理器網(wǎng)絡(luò)處理器應(yīng)用處理器通信接口 11個 IO口網(wǎng)絡(luò)緩沖器 應(yīng)用緩沖器共享存儲器Date 16TMPN3150B1AFo MAC處理器：用于完成 OSI第一、二層功能，實(shí)現(xiàn)介質(zhì)訪問的控制和處理；o 網(wǎng)絡(luò)處理器：用于完成 OSI第三至六層功能，進(jìn)行網(wǎng)絡(luò)變量的尋址和處理、函數(shù)路徑選擇、網(wǎng)絡(luò)管理，并負(fù)責(zé)網(wǎng)絡(luò)通信控制、收發(fā)數(shù)據(jù)包等；o 應(yīng)用處理器：用于完成 OSI應(yīng)用層功能，執(zhí)行操作系統(tǒng)服務(wù)與用戶代碼，從而完成用戶現(xiàn)場控制應(yīng)用。Date 17TMPN3150B1AFo 多功能網(wǎng)絡(luò)通信口：可支持不同的通信介質(zhì)，可配置成三種不同的接口模式。n LON總線的收發(fā)器有：雙絞線收發(fā)器、電力線收發(fā)器、無線收發(fā)器、光纖收發(fā)器等。n 雙絞線收發(fā)器有直接驅(qū)動式、 RS48變壓器耦合。其中變壓器耦合接口能滿足系統(tǒng)的高性能、高共模隔離、噪聲隔離等要求，應(yīng)用廣泛。Date 18TMPN3150B1AFo 存儲器o 時鐘信號o 休眠／喚醒電路o 看門狗定時器o 復(fù)位o 定時器／計(jì)數(shù)器Date 19 網(wǎng)絡(luò)通信端口 o 神經(jīng)元芯片支持多種通信介質(zhì)Date 20 網(wǎng)絡(luò)通信端口 o 神經(jīng)元芯片通信端口可以配置為三種不同的接口模式：單端模式 ； 差分模式 ； 專用模式引腳 驅(qū)動電 流 差分 單 端 專 用模式CP0 RX+(in) RX(in) RX(in)CP1 RX(in) TX(in) TX(out)CP2 40 TX+(out) TX Enable(out) Bit Clock(out)CP3 40 TX(out) Sleep(out) Sleep(out) or Wake Up(in)CP4 Cdet(in) Cdet(in) Frame Clock(out)Date 21單端模式的通信口配置框圖?無線?紅外?光纖?同軸電纜Date 22差分模式的通信口配置框圖Date 23 收發(fā)器 o 雙絞線收發(fā)器 o PLT22電力線收發(fā)器o PL3120和 PL3150電力線智能收發(fā)器 o 無線收發(fā)器 Date 24 雙絞線收發(fā)器 直接驅(qū)動接口Date 25 雙絞線收發(fā)器o RS485Date 26 PLT22電力線收發(fā)器PLT22技術(shù)特點(diǎn)： o 帶有數(shù)字信號處理技術(shù)的 BPSK技術(shù):Echelon將噪聲抑制和氣表糾錯的專利算法技術(shù)應(yīng)用到 DSP內(nèi)核，提高抗干擾能力；o 雙載波頻率；主頻 132kHz,第二頻 115kHzo 前向糾錯算法；o 強(qiáng)大的輸出放大器 o 更寬的動態(tài)范圍 Date 27 PLT22內(nèi)部結(jié)構(gòu)框圖Date 28 PLT22與神經(jīng)元芯片連接Date 29 基本耦合電路Date 30 隔離耦合電路Date 31 電力線智能收發(fā)器 Date 32 I／ O I／ O時序 直接 I/O對象 串行 I／ O對象 定時器／計(jì)數(shù)器 I／ O對象 Date 33 神經(jīng)元芯片應(yīng)用 I／ Oo 神經(jīng)芯片通過 11個引腳 (IO0~IO10)連接到特定應(yīng)用外部電路。這些引腳可以以各種方式配置并提供具有最小外擴(kuò)電路的靈活的I／ O功能。o 神經(jīng)芯片有 2個片上 16位定時／計(jì)數(shù)器。 o IO4~IO7均有上拉電流源供選擇用作上拉電阻； IO0~IO3均有 20mA的電流吸收能力； IO0~IO7具有低電平檢測鎖存器。Date 34 位輸入／輸出o IO0~IO10中的每個引腳 均 可配置成單個的位輸入或輸出端口 o 位輸入／輸出用于讀或控制單個引腳的邏輯狀態(tài)， 0相當(dāng)于低電位，而 1相當(dāng)于高電位。 NeuronC:PininputbitioobjectnamePinoutputbitioobjectname[=initialoutputlevel]pragmaenable_io_pullupsIv=io_in(ioobjectname)Io_out(ioobjectname,value)Date 35 字節(jié)輸入／輸出 NeuronC:IO_0inputbyteioobjectnameIO_0outputbyteioobjectn
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1