《集成電路設(shè)計(jì)導(dǎo)論》ppt課件-文庫吧
2025-04-14 03:20 本頁面
【正文】 擬 IC的設(shè)計(jì)流圖 電子科學(xué)與工程學(xué)院 南京郵電大學(xué) 2022612 4 ? 全定制方法（ FullCustom Design Approach） ? 半定制方法（ SemiCustom Design Approach） 集成電路設(shè)計(jì)方法 電子科學(xué)與工程學(xué)院 南京郵電大學(xué) 2022612 5 ?全定制 IC：硅片沒有經(jīng)過加工，其各掩模層都要按特定電路的要求進(jìn)行專門設(shè)計(jì) ?適用于要求得到最高速度、最低功耗和最省面積的芯片設(shè)計(jì) ?版圖設(shè)計(jì)時采用人工設(shè)計(jì)，對每個器件進(jìn)行優(yōu)化，芯片性能獲得最佳，芯片尺寸最小 ?設(shè)計(jì)周期長，設(shè)計(jì)成本高，適用于性能要求極高或批量很大的產(chǎn)品，模擬電路 全定制方法 電子科學(xué)與工程學(xué)院 南京郵電大學(xué) 2022612 6 半定制方法 半定制的設(shè)計(jì)方法分為： 門陣列（ GA： Gate Array）法； 門海（ GS： Sea of Gates）法； 標(biāo)準(zhǔn)單元（ SC: Standard Cell）法； 積木塊（ BB： Building Block Layout）； 可編程邏輯器件（ PLD： Programmable Logic Device)設(shè)計(jì)法。 電子科學(xué)與工程學(xué)院 南京郵電大學(xué) 2022612 7 ?門陣列是指在一個芯片上把形狀和尺寸完全相同的單元排列成陣列，每個單元內(nèi)部含有若干器件，單元之間留有高度固定的布線通道。 ?門海設(shè)計(jì)技術(shù)是把由一對不共柵的 P管和 N管組
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1