【正文】 ；在片內(nèi)它是振蕩電路反相放大器的輸入端。在采用外部時鐘時，該引腳必須接地。XTAL2(18 腳)：接外部晶體和微調(diào)電容的一端；在8051 片內(nèi)它是振蕩電路反相放大器的輸出端，振蕩電路的頻率就是晶體固有頻率。若需采用外部時鐘電路時，該引腳輸入外部時鐘脈沖。要檢查8051/8031 的振蕩電路是否正常工作，可用示波器查看XTAL2 端是否有脈沖信號輸出?？刂菩盘栆_RST,PSEN,ALE 和EA：RST/VPD(9 腳)：RST 是復(fù)位信號輸入端，高電平有效。當此輸入保持備用電源的輸入端。當主電源VCC 發(fā)生故障，降低到低電平規(guī)定值時，將＋5V 電源自動兩個機器周期(24個時鐘振蕩周期)的高電平時，就可以完成復(fù)位操作。RST 引腳的第二功能是VPD,即接入RST 端，為RAM 提供備用電源，以保證存儲在RAM 中的信息不丟失，從而合復(fù)位后能繼續(xù)正常運行。PSEN(29 腳)：程序存儲允許輸出信號端。在訪問片外程序存儲器時，此端定時輸出負脈沖作為讀片外存儲器的選通信號。此引腳接EPROM 的OE 端。PSEN 端有效，即允許讀出EPROM／ROM 中的指令碼。PSEN 端同樣可驅(qū)動8個LS 型TTL 負載。要檢查一個8051/8031 小系統(tǒng)上電后CPU 能否正常到EPROM／ROM 中讀取指令碼，也可用示波器看PSEN 端有無脈沖輸出。如有則說明基本上工作正常。ALE/PROG(30 腳)：地址鎖存允許信號端。當8051上電正常工作后，ALE 引腳不斷向外輸出正脈沖信號，此頻率為振蕩器頻率f的1/6。CPU 訪問片外存儲器時，ALE 輸出信號作為鎖存低8 位地址的控制信號。平時不訪問片外存儲器時，ALE 端也以振蕩頻率的1/6 固定輸出正脈沖，因而ALE 信號可以用作對外輸出時鐘或定時信號。如果想確定8051/8031 芯片的好壞，可用示波器查看ALE端是否有脈沖信號輸出。如有脈沖信號輸出，則8051/8031 基本上是好的。ALE 端的負載驅(qū)動能力為8個LS 型TTL(低功耗甚高速TTL)負載。此引腳的第二功能PROG 在對片內(nèi)帶有4KB EPROM 的8751 編程寫入(固化程序)時，作為編程脈沖輸入端。EA/VPP(31 腳)：外部程序存儲器地址允許輸入端/固化編程電壓輸入端。當EA 引腳接高電平時，CPU只訪問片內(nèi)EPROM/ROM并執(zhí)行內(nèi)部程序存儲器中的指令，但當PC(程序計數(shù)器)的值超過0FFFH(對8751/8051 為4K)時，將自動轉(zhuǎn)去執(zhí)行片外程序存儲器內(nèi)的程序。當輸入信號EA 引腳接低電平(接地)時，CPU 只訪問外部EPROM/ROM 并執(zhí)行外部程序存儲器中的指令，而不管是否有片內(nèi)程序存儲器。對于無片內(nèi)ROM 的8031 或8032,需外擴EPROM，此時必須將EA 引腳接地。此引腳的第二功能是VPP是對8751 片內(nèi)EPROM固化編程時，作為施加較高編程電壓(一般12V～21V)的輸入端。輸入/輸出端口P0/P1/P2/P3：P0口(～，39~32 腳)：P0口是一個漏極開路的8 位準雙向I/O口。作為漏極開路的輸出端口，每位能驅(qū)動8個LS 型TTL 負載。當P0 口作為輸入口使用時，應(yīng)先向口鎖存器(地址80H)寫入全1,此時P0 口的全部引腳浮空，可作為高阻抗輸入。作輸入口使用時要先寫1,這就是準雙向口的含義。在CPU 訪問片外存儲器時，P0口分時提供低8 位地址和8 位數(shù)據(jù)的復(fù)用總線。在此期間，P0口內(nèi)部上拉電阻有效。P1口(～，1~8 腳)：P1口是一個帶內(nèi)部上拉電阻的8 位準雙向I/O口。P1口每位能驅(qū)動4個LS 型TTL 負載。在P1口作為輸入口使用時，應(yīng)先向P1口鎖存地址(90H)寫入全1,此時P1口引腳由內(nèi)部上拉電阻拉成高電平。P2口(～，21~28 腳)：P2口是一個帶內(nèi)部上拉電阻的8 位準雙向I/O口。P口每位能驅(qū)動4個LS 型TTL 負載。在訪問片外EPROM/RAM 時，它輸出高8 位地址。P3口(～，10~17 腳)：P3口是一個帶內(nèi)部上拉電阻的8 位準雙向I/O口。P3口每位能驅(qū)動4個LS型TTL負載。P3口與其它I/O 端口有很大的區(qū)別，它的每個引腳都有第二功能，如下：：(RXD)串行數(shù)據(jù)接收：(RXD)串行數(shù)據(jù)發(fā)送：(INT0)外部中斷0輸入：(INT1)外部中斷1輸入：(T0)定時/計數(shù)器0的外部計數(shù)輸入：(T1)定時/計數(shù)器1的外部計數(shù)輸入：(WR)外部數(shù)據(jù)存儲器寫選通：(RD)外部數(shù)據(jù)存儲器讀選通. STC89C52單片機的中斷系統(tǒng)STC89C52系列單片機的中斷系統(tǒng)有5個中斷源，2個優(yōu)先級，可以實現(xiàn)二級中斷服務(wù)嵌套。由片內(nèi)特殊功能寄存器中的中斷允許寄存器IE控制CPU是否響應(yīng)中斷請求；由中斷優(yōu)先級寄存器IP安排各中斷源的優(yōu)先級；同一優(yōu)先級內(nèi)各中斷同時提出中斷請求時，由內(nèi)部的查詢邏輯確定其響應(yīng)次序。. STC89C52單片機的定時/計數(shù)器在單片機應(yīng)用系統(tǒng)中，常常會有定時控制需求，如定時輸出、定時檢測、定時掃描等；也經(jīng)常要對外部事件進行計數(shù)。89C52單片機內(nèi)集成有兩個可編程的定時/計數(shù)器：T0和T1，它們既可以工作于定時模式，也可以工作于外部事件計數(shù)模式，此外，T1還可以作為串行口的波特率發(fā)生器。 液晶模塊液晶顯示器(LCD)英文全稱為Liquid Crystal Display，它一種是采用了液晶控制透光度技術(shù)來實現(xiàn)色彩的顯示器。和CRT顯示器相比，LCD的優(yōu)點是很明顯的。由于通過控制是否透光來控制亮和暗，當色彩不變時，液晶也保持不變，這樣就無須考慮刷新率的問題。顯示接口用來顯示系統(tǒng)的狀態(tài)，命令或采集的電壓數(shù)據(jù)。本系統(tǒng)顯示部分用的是LCD液晶模塊，采用一個161的字符型液晶顯示模塊。LCD1602液晶模塊采用HD44780控制器，HD44780具有簡單而功能較強的指令集，可以實現(xiàn)字符移動，閃爍等功能，LM016L與單片機MCU通訊可采用8位或4位并行傳輸兩種方式，HD44780控制器由兩個8位寄存器，指令寄存器（IR）和數(shù)據(jù)寄存器（DR）忙標志（BF），顯示數(shù)RAM（DDRAM），字符發(fā)生器ROM（CGOROM）字符發(fā)生器RAM（CGRAM），地址計數(shù)器RAM(AC)。IR用于寄存指令碼，只能寫入不能讀出，DR用于寄存數(shù)據(jù)，數(shù)據(jù)由內(nèi)部操作自動寫入DDRAM和CGRAM,或者暫存從DDRAM和CGRAM讀出的數(shù)據(jù)，BF為1時，液晶模塊處于內(nèi)部模式，不響應(yīng)外部操作指令和接受數(shù)據(jù)，DDTAM用來存儲顯示的字符，能存儲80個字符碼，CGROM由8位字符碼生成5*7點陣字符160中和5*10點陣字符32種. LCD1602液晶模塊的引腳圖如圖24所示：圖24 LCD1602引腳圖LCD1602引腳介紹：VSS（1腳）：一般接地。VDD（2腳）：接電源。VEE（3腳）：液晶顯示器對比度調(diào)整端，接電源時對比度最弱，接地時對比度最高（對比度過高時會產(chǎn)生“鬼影”，使用時可以通過一個10K的電位器調(diào)整對比度）。RS（4腳）：RS為寄存器選擇，高電平1時選擇數(shù)據(jù)寄存器、低電平0時選擇指令寄存器。R/W（5腳）：R/W為讀寫信號線，高電平(1)時進行讀操作，低電平(0)時進行寫操作。E（6腳）：E(或EN)端為使能(enable)端，下降沿使能。DB0（7腳）：低4位三態(tài)、 雙向數(shù)據(jù)總線 0位（最低位）DB1（8腳）：低4位三態(tài)、 雙向數(shù)據(jù)總線 1位DB2（9腳）：低4位三態(tài)、 雙向數(shù)據(jù)總線 2位DB3（10腳）：低4位三態(tài)、 雙向數(shù)據(jù)總線 3位DB4（11腳）：高4位三態(tài)、 雙向數(shù)據(jù)總線 4位DB5（12腳）：高4位三態(tài)、 雙向數(shù)據(jù)總線 5位DB6（13腳）：高4位三態(tài)、 雙向數(shù)據(jù)總線 6位DB7（14腳）：高4位三態(tài)、 雙向數(shù)據(jù)總線 7位（最高位）寄存器選擇控制如表21：表21 寄存器選擇控制RSR/W操作說明00寫入指令寄存器（清除屏等）01讀busy flag（DB7）以及讀取位地址計數(shù)器（DB0~DB6）值10寫入數(shù)據(jù)寄存器（顯示各字型等）11從數(shù)據(jù)寄存器讀取數(shù)據(jù) DDS模塊. DDS技術(shù)簡介直接數(shù)字合成技術(shù)是美國學(xué)者于1971年提出的，即以全數(shù)字技術(shù)，從相位概念出發(fā)直接合成所需波形的一中新的頻率合成原理，稱之為直接數(shù)字頻率合成器(Direct Digital Synthesis)。它的基本原理就是利用采樣原理，通過查表法產(chǎn)生波形。但是限于當時微電子技術(shù)和數(shù)字信號處理技術(shù)的限制，DDS并沒有被足夠的重視，隨著現(xiàn)代超大規(guī)模集成電路的高速發(fā)展，使數(shù)字頻率合成技術(shù)得到了質(zhì)的飛躍，它在頻率轉(zhuǎn)換時間、相位連續(xù)性、相對帶寬、高分辨率、正交輸出以及集成化等一系列性能指標方面，已經(jīng)遠超過了傳統(tǒng)的頻率合成技術(shù)所能達到的水平。但是由于DDS數(shù)字化實現(xiàn)的固有特點，決定了其輸出頻譜雜散較大。從20世紀80年代末，通過深入的研究認識了DDS雜散的原因及其分布規(guī)律后，對DDS相位累加器進行了改進，ROM數(shù)據(jù)進行了壓縮，使用了抖動注入技術(shù)以及對DDS系統(tǒng)結(jié)構(gòu)和工藝結(jié)構(gòu)進行了改進。DDS技術(shù)建立在采樣定理的基礎(chǔ)上，它首先對需要產(chǎn)生的信號波形進行采樣和量化，然后存入存儲器作為待產(chǎn)生信號波形的數(shù)據(jù)表。輸出信號波形時，電路在一個高穩(wěn)定時鐘控制下從數(shù)據(jù)表中依次讀出信號波形的數(shù)據(jù)，產(chǎn)生過數(shù)字化的信號，這個信號再通過DAC轉(zhuǎn)換成所需的模擬信號波形。具體原理框圖如圖25所示。它的核心是相位累加器，由N位加法器與N位相位寄存器構(gòu)成，類似一個簡單的計數(shù)器。加法器將頻率控制字與累加寄存器輸出的累加相位數(shù)據(jù)相加，把相加后的結(jié)果送至累加寄存器的數(shù)據(jù)輸入端。這樣，相位累加器在時鐘作用下，不斷對頻率控制字進行線性相位累加。由此可以看出，相位累加器輸出的數(shù)據(jù)就是合成信號的相位，相位累加器的溢出頻率就是DDS輸出的信號頻率。將相位寄存器的輸出與相位控制字相加得到的數(shù)據(jù)作為一個地址對正弦查詢表進行尋址，查詢表把輸入的地址相位信息映射成正弦波幅度信號，通過D/A變換器把數(shù)字量變成模擬量，再經(jīng)過低通濾波器平滑并濾除不需要的取樣分量，以便輸出頻譜純凈的正弦波信號。在參考頻率為166。s的情況下，DDS系統(tǒng)輸出信號的頻率166。0為： （21）輸出信號的頻率分辨率Δ166。0為： （22） 圖25 DDS技術(shù)的原理框圖. AD9834的簡介AD9834是一款能產(chǎn)生高質(zhì)量正弦波和三角波的低功耗DDS芯片。它內(nèi)部載有比較器能產(chǎn)生方波用來產(chǎn)生脈沖信號。AD9834在3v時只有20mW的功耗，對功耗要求高的來說是一個較好的選擇。提供了相位調(diào)制和脈沖調(diào)制的功能。有28位的頻率寄存器；75Mhz的時鐘頻率。頻率和相位調(diào)制由存儲寄存器決定，可以通過軟件或是通過FSELECT和PSELECT兩個管腳操作串行口或修改存儲器。AD9834用三個串口寫入數(shù)據(jù)。串口的操作時鐘頻率最高達到40MHz，并且有DSP和微控制器標準兼容。其引腳圖26如下：圖26 AD9834引腳圖AD9834各個引腳定義及功能說明：FS ADJUST（1腳）：全面調(diào)控。在此腳與AGND有個電阻RSET。這決定了整個DA轉(zhuǎn)換的電流的幅度。電流和RSET的關(guān)系：IOUTFULLSCALE=18*FSADJUST/RSETFSADJUST=(額定),REST= KΩ(典型值)REFOUT（2腳）：輸出參考電壓。COMP（3腳）：DA轉(zhuǎn)換偏壓。用來耦合偏置電壓AVDD（4腳）：模擬部分正極電源。~。DVDD（5腳）：數(shù)字部分正極電源。CAP/（6腳）：。此電源產(chǎn)生于DVDD，用的是板上調(diào)節(jié)器。這個調(diào)節(jié)器需要一個100nF的去耦電容，接在此腳和DGND間，如果DVDD=，那么此引腳應(yīng)與DVDD短接。DGND（7腳）：數(shù)字的接地。MCLK（8腳）：數(shù)字時鐘輸入端。DDS輸出地頻率表述為主時鐘頻率的二進制小數(shù)形式。此輸出地頻率精確度和相位噪聲由這個時鐘決定。FSELECT（9腳）：頻率選擇輸入端。FSELECT控制頻率寄存器，F(xiàn)REQ0、FREQ1，這用在相位累加器。要用的頻率寄存器可以由FSELECT或FSEL位來選擇。當FSEL位選擇頻率寄存器時，則FSELECT接于COMS 的高或低。PSELECT（10腳）：相位選擇輸入端，PSELECT控制相位寄存器,PHASE0/PHASE1,增加到相位累加器的輸出，要用相位寄存器時可由FSELECT腳或PSEL位來選擇，當由FSEL位控制時，F(xiàn)SELECT腳應(yīng)接在CMOS的高或低。RESET（11腳）：激活高數(shù)字輸入端。此引腳復(fù)位相應(yīng)的內(nèi)部寄存器置0，這相當于部分模擬輸出。RESET不會影響地址存儲器。SLEEP（12腳）：激活高位數(shù)字輸入端，當此引腳置高，DA轉(zhuǎn)換關(guān)閉。此引腳一樣有控制SLEEP12位的功能。SDATA（13腳）：數(shù)據(jù)串口輸入端。16位數(shù)據(jù)由此輸入。SCLK（14腳）：串行時鐘輸入。SCLK的每個下降沿就將一位輸入AD9834。FSYNC（15腳）：激活地位控制輸入端。此為輸入數(shù)據(jù)的幀同步信號。當FSYNC拉低，內(nèi)部邏輯電路就會告知芯片一位新的字節(jié)進入了。SIGN BIT OUT（16腳）：邏輯輸出。此引腳可以輸出比較器的輸出，也可輸出來自NCO的MSB，在寄存器置位POPBITEN可以使能此腳，DIGN/PIB為決定是比較器輸出還是來自NCO的MSB輸出。VIN（17腳）：比較器輸入端。比較器能夠由正弦波DA轉(zhuǎn)換的輸出產(chǎn)生方波。在接入比較器之前DA的輸出應(yīng)適當濾波以減小抖動。當置位OPBITEN和SIGN/PIB寄存器以置1，比較器輸入接VINAGND（18腳）：模擬的接地。IOUT（19腳），IOUTB（20腳）：電流輸出。這是一個高阻抗電流源。像200Ω電阻接于IOUT和AGND之間。IOUTB應(yīng)該在AGND之間接200的外部電阻，也可直接接AGND，建議在AGND間接一個20pF電容防止時鐘饋通。第3章 硬件電路的