fpga的低頻數(shù)字相位開題報告-文庫吧
2025-01-02 10:38 本頁面
【正文】 路測量與A/D采樣后利用軟件計算兩種。硬件法測量由于電路結(jié)構比較復雜、易受外界干擾影響以及準確度較差的缺點，限制了進一步發(fā)揮它的作用。近年來，隨著計算機軟硬件及其外圍設備的日益發(fā)展，以數(shù)字信號處理為核心的軟件法測量技術在相位差的測量中得到了越來越多的關注，并取得了較快發(fā)展。FPGA是20世紀90年代發(fā)展起來的大規(guī)?？删幊踢壿嬈骷S著EDA（電子設計自動化）技術和微電子技術的進步，F(xiàn)PGA的時鐘延遲可達到ns級，結(jié)合其并行工作方式，在超高速、實時測控方面有非常廣闊的應用前景；并且FPGA具有高集成度、高可靠性，幾乎可將整個設計系統(tǒng)下載于同一芯片中，實現(xiàn)所謂片上系統(tǒng)，從而大大縮小其體積。本設計基于FPGA設計的低頻數(shù)字式相位測量系統(tǒng)，具有很好的發(fā)展前景和開發(fā)價值。該測量儀包括數(shù)字式移相信號發(fā)生器和相位測量儀兩部分，分別完成移相信號的發(fā)生及其頻率、相位差的預置及數(shù)字顯示、發(fā)生信號的移相以及移相后信號相位差和頻率的測量與顯示幾個功能。其中數(shù)字式移相信號發(fā)生器可以產(chǎn)生預置頻率的正弦信號，也可產(chǎn)生預置相位差的兩路同頻正弦信號，并能顯示預置頻率或相位差值；相位測量儀能測量移相信號的頻率、相位差的測量和顯示。兩個部分均采用基于FPGA的數(shù)字技術實現(xiàn)，使得該系統(tǒng)具有抗干擾能力強, 可靠性好等優(yōu)點。三、研究（設計）內(nèi)容和擬解決的關鍵問題1．研究內(nèi)容（1）研究基于FPGA的低頻數(shù)字相位測量儀的設計。（2）建立基于FPGA的低頻數(shù)字相位測量儀系統(tǒng)模型，并實現(xiàn)仿真（3）采用FPGA/CPLD和單片機相結(jié)合，構成整個系統(tǒng)的測控主體。（4），測得的頻率與相位差值送入LED進行顯示。2．研究途徑參閱資料和文獻，系統(tǒng)學習基于FPGA的低頻數(shù)字相位測量儀制作的技術，本系統(tǒng)硬件設計應用了EDA技術，軟件設計采用基于C51的模塊化設計技術，建立完整仿真模型并仿真，實現(xiàn)基本的控制過程。本系統(tǒng)以單片機和FPGA為核心，輔以必要的模擬電路，構成了一個基于具有高速處理能力的FPGA的低頻數(shù)字式相位測量儀。該系統(tǒng)由相位測量儀、數(shù)字式移相信號發(fā)生器以及移相網(wǎng)絡
電大資料相關推薦
鄂ICP備17016276號-1