微電子學(xué)概論》第七章系統(tǒng)芯片soc設(shè)計-文庫吧
2024-12-23 12:59 本頁面
【正文】 用 IP核進行設(shè)計，提高設(shè)計產(chǎn)能 ?軟硬件協(xié)調(diào)設(shè)計 ?可集成不同類型的功能模塊，如邏輯、模擬、光電、生物電等。 ?需要更高的設(shè)計驗證 ?采用超深亞微米（ VDSM）技術(shù) ?需要一個或多個嵌入式 CPU和 DSP ?對設(shè)計人員的要求高 ?具有可從外部對芯片進行編程的功能 下一頁 上一頁 下一頁 上一頁 SOC的實現(xiàn)方式： 其一是 增加通用 MPU的功能和性能 ，并在片上集成較大的 Cache、 DROM和 I/O。 其二是 設(shè)計專用芯片 ，專用芯片可以大大提高芯片的面積利用率，從而減低成本。 一種基于 CPU和 DSP Core的 SOC混合實現(xiàn)方式可以在集成度和通用性兩方面兼顧，如 HP和 SUN的多媒體工作站 都把 MPEG的圖象壓縮、 MODEM、FAX和音頻處理，同時集成在 SOC中。 下一頁 上一頁 SOC的技術(shù)瓶頸 在于： 1)EDA工具的能限 ， EDA工具總是趕不上工藝的發(fā)展 。 2)IP模塊的兼容性： 各種 IP模塊綜合時 ， 很難得到最佳的速度 、 面積和時序預(yù)測 。 也缺少統(tǒng)一的虛擬模塊界面標準 。 3)深亞微米帶來的挑戰(zhàn)： 短溝道效應(yīng) 、 金屬層之間的交叉效應(yīng)以及模塊間的信號規(guī)整度都對性能影響極大 。 4） 測試 、 封裝和散熱的困難 。 下一頁 上一頁 OUTLINE 系統(tǒng)芯片的基本概念和特點 SOC的設(shè)計過程 SOC關(guān)鍵技術(shù)及目前面臨的主要問題 SOC的發(fā)展趨勢 下一頁 上一頁 SOC的設(shè)計過程 下一頁 上一頁 OUTLINE 系統(tǒng)芯片的基本概念和特點 SOC的設(shè)計過程 SOC關(guān)鍵技術(shù)及目前面臨的主要問題 SOC的發(fā)展趨勢 下一頁 上一頁 SOC關(guān)鍵技術(shù) ?軟硬件協(xié)同設(shè)計 ：傳統(tǒng)設(shè)計以硬件為主 , SOC設(shè)計中不僅有復(fù)雜硬件設(shè)計，還要考慮軟件 ?IP核技術(shù) ： IP核的設(shè)計和復(fù)用 ?超深亞微米技術(shù) 下一頁 上一頁 軟硬件協(xié)同設(shè)計 ?劃分理論 ：符合系統(tǒng)要求、符合實現(xiàn)代價約束的硬件和軟件架構(gòu)，使代價最小，性能優(yōu)化 ? 仍在發(fā)展中 ?系統(tǒng)描述語言 ：定義系統(tǒng)級軟件描述及硬件描述 傳統(tǒng)的 HDL語言，與軟件設(shè)計語言不一致，難以將軟件和硬件連接在一起進行協(xié)同的設(shè)計、驗證 ?從軟件語言上發(fā)展起來，可以對硬件建模，考慮硬件中的并行性、時間概念、重新啟動機制等 下一頁 上一頁 ?出現(xiàn)背景：設(shè)計復(fù)雜度高，需要進入市場的時間短 ?進行設(shè)計復(fù)用：采用前人成功的經(jīng)驗和設(shè)計 成果 例：處理器內(nèi)核的復(fù)用可以使設(shè)計人員從繁重的處理器設(shè)計中解脫出來，更加關(guān)注于系統(tǒng)功能的實現(xiàn)和系統(tǒng)性能的提高 IP核設(shè)計技術(shù) 下一頁 上一頁 IP核是什么？ IP（ Intellectual Property）：知識產(chǎn)權(quán) 1）有獨立功能的、經(jīng)過驗證的 集成電路 設(shè)計； 2）為了易于重用而按嵌入式要求專門設(shè)計的； 3）面積、速度、功耗、工藝容差上都是優(yōu)化的； 基于 IP復(fù)用的 SOC設(shè)計 下一頁 上一頁 ?計算引擎類 :RISC（ MIPS, ARM）和 x86 CISC ?通信類 : TI, LUCENT, ADI, MOTOROLA的 OAK和PINE核 (DSP)、 MCU ?嵌入式存儲器類 ?混合信號類：數(shù)模混合 IP ?其它類型：如調(diào)制 /解調(diào)，數(shù)據(jù)壓縮，加密，語音編碼， ISDN，
法律信息相關(guān)推薦
鄂ICP備17016276號-1