內(nèi)存組織、原理與接口-文庫吧
2024-12-22 00:16 本頁面
【正文】 存 地 址 譯 碼 存儲體 控制電路 AB 數(shù) 據(jù) 寄 存 讀 寫 電 路 DB OE WE CS 10 ① 存儲體 返回本章目錄 ? 每個存儲單元具有一個唯一的地址，可存儲 1位（位片結(jié)構(gòu)）或多位（字片結(jié)構(gòu)）二進(jìn)制數(shù)據(jù) ? 一個存儲單元提供并行操作的位單元數(shù)稱為存儲器的字長 ? 存儲容量與地址、數(shù)據(jù)線個數(shù)有關(guān)： 芯片的存儲容量＝ 2M N ＝存儲單元數(shù) 存儲單元的位數(shù) M：芯片的 地址線根數(shù) N：芯片的 數(shù)據(jù)線根數(shù) 11 (2)片選和讀寫控制邏輯 返回本章目錄 ? 片選端 CS*或 CE* – 有效時，可以對該芯片進(jìn)行讀寫操作 ? 輸出 OE* – 控制讀操作。有效時，芯片內(nèi)數(shù)據(jù)輸出 – 該控制端對應(yīng)系統(tǒng)的讀控制線 ? 寫 WE* – 控制寫操作。有效時，數(shù)據(jù)進(jìn)入芯片中 – 該控制端對應(yīng)系統(tǒng)的寫控制線 12 靜態(tài) RAM 返回本章目錄 ? SRAM的基本存儲單元是 6管靜態(tài) MOS電路 ? 每個基本存儲單元存儲二進(jìn)制數(shù)一位 ? 許多個基本存儲單元形成行列存儲矩陣 ? SRAM一般采用“字結(jié)構(gòu)”存儲矩陣： – 每個存儲單元存放多位（ 16等） – 每個存儲單元具有一個地址 13 動態(tài) RAM 返回本章目錄 ? DRAM的基本存儲單元是單個場效應(yīng)管及其極間電容 ? 必須配備“讀出再生放大電路”進(jìn)行刷新 ? 每次同時對一行的存儲單元進(jìn)行刷新 ? 每個基本存儲單元存儲二進(jìn)制數(shù)一位 ? 許多個基本存儲單元形成行列存儲矩陣 ? DRAM一般采用“位結(jié)構(gòu)”存儲體： – 每個存儲單元存放一位 – 需要 8個存儲芯片構(gòu)成一個字節(jié)單元 – 每個字節(jié)存儲單元具有一個地址 14 隨機(jī)存取存儲器 返回本章目錄 ? 靜態(tài) RAM ? SRAM 2114 ? SRAM 6264 動態(tài) RAM DRAM 4116 DRAM 2164 15 只讀存儲器 ? EPROM ? EPROM 2716 ? EPROM 2764 EEPROM EEPROM 2717A EEPROM 2864A 16 6管 SRAM存儲單元 返回本章目錄 字或行選線 A B T5 T6 T1 T2 T3 T4 D* D ? 寫“ 1”， A點(diǎn)為高電平， B點(diǎn)為低電平，使 T4截止， T3導(dǎo)通。當(dāng)行選信號消失后， T3和 T4的互鎖將保持寫入的狀態(tài)不變，并由電源提供其工作電流，只要不斷電，該狀態(tài)就將一直保持下去。如果要寫“ 0”，則有關(guān)狀態(tài)相反 ? 當(dāng)選中該單元讀信息時，若 A點(diǎn)為高電平， B點(diǎn)為低電平，則讀出“ 1”，否則讀出“ 0” 17 SRAM芯片 2114 返回本章目錄 ? 存儲容量為 1K 4 ? 18個引腳： – 10根地址線 A9～ A0 – 4根數(shù)據(jù)
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1