[工學(xué)]第5章_存儲器-文庫吧
2025-09-20 00:24 本頁面
【正文】 以下芯片各需幾片 ? ① 6116(2K 8) ② 4416(16K 4) 解 : ① (64K 8) 247。 ( 2K 8)=32(片 ) ② (64K 8) 247。 ( 16K 4)= 8 (片 ) 北京理工大學(xué) 宇航學(xué)院 飛行器系 微機(jī)原理與接口技術(shù) (2)存儲速度 存儲器的存取速度是影響計算機(jī)運(yùn)算速度的主要因素，用兩個參數(shù)來衡量： ① 存取時間 TA （ Access Time） —— 定義為啟動一次存儲器操作（讀或?qū)懀?，到完成該操作所?jīng)歷的時間。 ② 存儲周期 TMC（ Memory Cycle） —— 定義啟動兩次讀（或?qū)懀┐鎯ζ鞑僮髦g所需的最小時間間隔。 注意： CPU讀寫存儲器的時間必須大于存儲芯片的額定存取時間 北京理工大學(xué) 宇航學(xué)院 飛行器系 微機(jī)原理與接口技術(shù) (3)可靠性 存儲器的可靠性用 MTBF來衡量。 MTBF即 Mean Time Between Failures —— 平均故障間隔時間， MBTF越長，表示可靠性越高。 (4)功耗 使用功耗低的存儲芯片構(gòu)成存儲系統(tǒng)不僅可以減少對電源容量的要求，而且還可以提高存儲系統(tǒng)的可靠性。 北京理工大學(xué) 宇航學(xué)院 飛行器系 微機(jī)原理與接口技術(shù) 隨機(jī)存取存儲器 要求掌握： SRAM與 DRAM的主要特點(diǎn) 幾種常用存儲器芯片及其與系統(tǒng)的連接 了解存儲器擴(kuò)展技術(shù) 、靜態(tài)隨機(jī)存儲器 SRAM 保持信息 寫操作 讀操作 六管靜態(tài)基本存儲電路 — 雙穩(wěn)態(tài)觸發(fā)器 T3 T4 T1 T2 T5 T6 VCC T7 T8 A B Y地址選擇線 I/O I/O X地址選擇線 T1 T2工作管 。 T3 T4是負(fù)載管 。 T5 T6 T7 T8是控制管 1. 6264存儲芯片 Vcc WE CS2 A8 A9 A11 OE A10 CS1 D7 D6 D5 D4 D3 1 2 3 4 5 6 7 8 9 10 11 12 13 14 28 27 26 25 24 23 22 21 20 19 18 17 16 15 NC A12 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND 1. 13根地址信號線通常接系統(tǒng)地址總線的低 13位； 2. 8根數(shù)據(jù)線，與系統(tǒng)數(shù)據(jù)總線相連； 3. CS1， CS2兩根片選信號線； 4. OE輸出允許信號； 5. WE寫允許信號； 北京理工大學(xué) 宇航學(xué)院 飛行器系 微機(jī)原理與接口技術(shù) 6264的工作過程 6264的讀操作和寫操作 CS1 片選信號 OE 輸出允許 WE 寫允許信號 D0 D7 0 0 1 寫入 1 0 1 讀出 0或 1 0或 1 三態(tài) 片選信號 CS2 0 6264真值表 未選中 北京理工大學(xué) 宇航學(xué)院 飛行器系 微機(jī)原理與接口技術(shù) 6264的工作過程 — 寫操作 (1)將寫入單元的地址送到 A0A12上 。 (2)將要寫入的數(shù)據(jù)送到數(shù)據(jù)線上 。 (3)使片選信號 (CS CS2 )同時有效 。 (4)在 WE端加上有效的低電平 ,OE端可以任意 。 北京理工大學(xué) 宇航學(xué)院 飛行器系 微機(jī)原理與接口技術(shù) 6264芯片與系統(tǒng)的連接 D0~D7 A0 A12 ? ? ? WE OE CS1 CS2 ? ? ? A0 A12 MEMW MEMR 譯碼 電路 高位地址信號 D0~D7 北京理工大學(xué) 宇航學(xué)院 飛行器系 微機(jī)原理與接口技術(shù) 譯碼電路 作用： 將輸入的一組二進(jìn)制編碼變換為一個特定的輸出信號，即：將輸入的一組高位地址信號通過變換，產(chǎn)生一個有效的輸出信號，用于選中某一個存儲器芯片，從而確定了該存儲器芯片在內(nèi)存中的地址范圍。 分類 ： （ 1） 全地址譯碼 （ 2）部分地址譯碼 北京理工大學(xué) 宇航學(xué)院 飛行器系 微機(jī)原理與接口技術(shù) 全地址譯碼 用全部的高位地址信號作為譯碼
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1