【正文】 式。 ⑧ 進行器件編程。 MAX+PLUSⅡ 開發(fā)工具概述 MAX+PLUSⅡ（Multiple Array and Programming Logic User System）開發(fā)工具是Altera公司推出的一種EDA工具，具有靈活高效、使用便捷和易學易用等特點。Altera公司在推出各種CPLD的同時，也在不斷地升級相應的開發(fā)工具軟件，已從早起的第一代A+PLUS、第二代MAX+PLUS發(fā)展到第三代MAX+PLUSⅡ和第四代Quartus。使用MAX+PLUSⅡ軟件，設計者無需精通器件內(nèi)部的復雜結(jié)構(gòu)，只需用業(yè)已熟悉的設計輸入工具，如硬件描述語言、原理圖等進行輸入即可，MAX+PLUSⅡ就會自動將設計轉(zhuǎn)換成目標文件下載到器件中去。MAX+PLUSⅡ開發(fā)系統(tǒng)具有以下特點： （1） 多平臺。MAX+PLUSⅡ軟件可以在基于PC機的操作系統(tǒng)如Windows9Windows9Windows2000、Windows NT下運行，也可以在Sun SPAC station等工作站上運行。 （2） 開放的界面。MAX+PLUSⅡ提供了與其他設計輸入、綜合和校驗工具的接口，借口符合EDIF 200/300、LPM、VHDL、VerilogHDL等標準。目前MAX+PLUSⅡ所支持的主流第三方EDA工具主要有Synopsys、Viewlogic、Mentor、Graphics、Cadence、OrCAD、Xilinx等公司提供的工具。 （3） 模塊組合式工具軟件。MAX+PLUSⅡ具有一個完整的可編程邏輯設計環(huán)境，包括設計輸入、設計處理、設計校驗和下載編程4個模塊，設計者可以按設計流程選擇工作模塊。 （4） 與結(jié)構(gòu)無關(guān)。MAX+PLUSⅡ開發(fā)系統(tǒng)的核心——Compiler(編譯器)能夠自動完成邏輯綜合和優(yōu)化，它支持Altera的Classic、MAX7000、FLEX8000和FLEX10K等可編程器件系列，提供一個與結(jié)構(gòu)無關(guān)的PLD開發(fā)環(huán)境。 （5） 支持硬件描述語言。MAX+PLUSⅡ支持各種HDL設計輸入語言，包括VHDL、VerilogHDL和Altera的硬件描述語言AHDL。 （6） 豐富的設計庫。MAX+PLUSⅡ提供豐富的庫單元供設計者調(diào)用，其中包括一些基本的邏輯單元，74系列的器件和多種特定功能的宏功能模塊以及參數(shù)化的兆功能模塊。調(diào)用庫單元進行設計，可以大大減輕設計人員的工作量，縮短設計周期。 數(shù)字頻率計是數(shù)字電路中的一個典型應用，傳統(tǒng)的數(shù)字頻率計一般由分離元件搭接而成，實際的硬件設計用到的器件較多，連線比較復雜，其測量范圍、測量精度和測量速度都受到很大的限制。隨著新型可編程邏輯器件FPGA技術(shù)的發(fā)展，能夠?qū)⒋罅康倪壿嫻δ芗捎谝粋€單個器件中，根據(jù)不同的需要所提供的門數(shù)可以從幾百萬到上百萬門，不但集成度遠遠超過了以往的數(shù)字頻率計，而且在基準頻率及精度等外部條件的允許下，根據(jù)不同場合的精度要求，對硬件描述語言進行一定的改動，使系統(tǒng)在精度提高的同時，用較少的器件來實現(xiàn)系統(tǒng)的功能，從而降低系統(tǒng)的整體造價。 此外，系統(tǒng)芯片（SOC）的發(fā)展也要求其包含頻率測量的功能，所以用FPGA實現(xiàn)數(shù)字頻率計也是實現(xiàn)系統(tǒng)芯片的前提條件?！　”驹O計實現(xiàn)的數(shù)字頻率計，除被測信號以外，只需要一個標準時基信號，其余全部在一片F(xiàn)PGA芯片上實現(xiàn)，系統(tǒng)各功能模塊的實現(xiàn)全部采用VHDL語言編寫。本設計通過用VHDL語言實現(xiàn)數(shù)字頻率計，用設計實例說明如何采用層次化的設計方法實現(xiàn)較大的數(shù)字系統(tǒng)，并強化了使用VHDL語言來實現(xiàn)數(shù)字系統(tǒng)設計的能力。接下來，在后續(xù)的章節(jié)會介紹硬件描語言VHDL語言的詳細情況。2設計實現(xiàn) 數(shù)字頻率計概述 、方波信號、尖脈沖信號及其他各種單位時間內(nèi)變化的物理量。當今數(shù)字頻率計不僅是作為電壓表、計算機、天線電廣播通訊設備、工藝過程自動化裝置。集成數(shù)字頻率計由于所用元件少、投資少、體積小、功耗低、且可靠性高、功能強、易于設計和研發(fā)，使得它具有技術(shù)上的實用性和應用的廣泛性。不論從彩色電視機、電冰箱、DVD，還是現(xiàn)在家庭常用到的數(shù)字電壓表、數(shù)字萬用表等都包含有頻率計。在智能化、數(shù)字化科技發(fā)展的今天，數(shù)字頻率計已成為頻率計發(fā)展的方向，與傳統(tǒng)的頻率計相比，數(shù)字頻率計具有測量速度快、精度高、量程大、設計簡單、讀數(shù)方便等優(yōu)點。因此數(shù)字頻率計的發(fā)展對整個電子產(chǎn)品的發(fā)展起著舉足輕重的作用。 隨著社會和科技的發(fā)展，信息傳輸和處理的要求的提高，對頻率的測量精度也提出了更高的要求，需要更高準確度的時頻基準和更精密的測量技術(shù)。而頻率測量所能達到的精度，主要取決于作為標準頻率源的精度以及所使用的測量設備和測量方法。頻率測量技術(shù)的發(fā)展非?？?。一方面是追求新的更高穩(wěn)定度和準確度的新型頻標；另一方面是提供便于工業(yè)，科研應用的商品化頻標，如小銫鐘，新型高穩(wěn)定度晶體振蕩器等這些工作多在計量研究與工業(yè)部門進行。在頻率測量的研究上，改進，創(chuàng)造新的測頻原理，方法和儀器，以便以更高的精度，速度，自動進行測量和數(shù)據(jù)處理，并向多功能，小型化，高性價比發(fā)展是其主要的發(fā)展方向?！　∧壳皣鴥?nèi)外使用的測頻的方法有很多，如直接測頻法，內(nèi)插法，游標法，時間—電壓變化法，多周期同步法，頻率倍增法，頻差倍增法以及相位比較法等測頻方法。直接測頻的方法較簡單，但精度不高。內(nèi)插法和游標法都是采用模擬的方法，而且多用于測量時間間隔，從而進行轉(zhuǎn)換得出，雖然精度提高了，但是電路設計卻很復雜。時間—電壓變化法是利用電容的充放電時間進行測量，由于經(jīng)過A/D轉(zhuǎn)換，速度較慢，且抗干擾能力較弱，多周期同步法其方法是：首先由控制線路給出閘門開啟信號，此時計數(shù)器并不開始計數(shù)，而是等到被測信號的上升沿到來時，才真正開始計數(shù)。然后，兩組計數(shù)器分別對被測信號和標準信號進行計數(shù)，要等到被測信號下降沿到來時才真正結(jié)束計數(shù)，完成一次測量過程。計數(shù)器的開閉與被測信號是完全同步的。為了進一步的提高精度，通常采用模擬內(nèi)插法或游標法與多周期同步法結(jié)合使用，雖然精度有了進一步的提高，但始終未解決士1的計數(shù)誤差，而且這些方法設備復雜，不利于推廣。頻率誤差倍增法就是使用2個標稱值一樣的頻標信號，通過多次倍頻，混頻，濾波以及放大把2個頻標信號的頻差加以放大的方法。它的優(yōu)點是把差頻放大后，便于使用簡單的儀器來獲得測量精度的測量結(jié)果。但是用這種方法來提高測量精度是有限的。在結(jié)合前面多種方法的基礎上做了改進，等精度測量不但有很高的測量精度。且在整個頻率區(qū)域能保持恒定的測量精度。數(shù)字頻率計的設計手段也是多種多樣的。大體上分為利用數(shù)字電路設計，單片機設計，DSP進行設計和硬件描述語言的設計。采用數(shù)字電路的頻率計因其電路極為復雜，抗干擾能力和穩(wěn)定性較差，因此使用較少。 采用單片機設計具有一定的優(yōu)勢，如以AT89C51單片機和MSP430F449單片機的頻率計設計，總體來看，這些具有結(jié)構(gòu)簡單，功能齊全，使用方便的特點。但其在電路硬件級的描述上不足，使得其更適合做控制方面，結(jié)合硬件描述進行設計，采用TMS320F2812DSP 芯片為控制單元，在無需任何門控器件控制的情況下，利用DSP2812豐富的軟件資源可以實現(xiàn)等精度測量。它根據(jù)每個門閘時間內(nèi)高頻標準脈沖的個數(shù)與已知被測信號的個數(shù)，求的被測信號的頻率，再通過多次平均得到最終結(jié)果。但由于DSP定時器在計數(shù)時存在計數(shù)飽和的情況，因此在實現(xiàn)該精度測量時存在上限，即當被測測信號頻率填充脈沖的頻率時，該方法就不能實現(xiàn)等精度了，采用硬件描述語言進行設計是目前最多也是最好的設計方法。 近年來，我國在數(shù)字頻率計研究領域發(fā)展迅速。目前，數(shù)字頻率計的設計可以直接面向用戶需求，根據(jù)系統(tǒng)的行為和功能要求，自上至下的逐層完成相應的描述、綜合、優(yōu)化、仿真與驗證，直到生成器件。 所謂頻率，就是周期信號在單位時間1s里變化的次數(shù)。常用的直接測頻法有兩種:一種是測周期法；一種是測頻率法。測周期法需要有基準系統(tǒng)時鐘頻率Fs，在待測信號一個周期Tx內(nèi)，記錄基準系統(tǒng)時鐘頻率的周期數(shù)Ns，則被測頻率可表示為: Fx=Fs/Ns 。 測頻率法就是在一定時間間隔Tw(該時間定義為閘門時間)內(nèi)，測得這個周期性信號的重復變換次數(shù)為Nx，則其頻率可表示為: Fx=Nx/Tw 。 這兩種方法的計數(shù)值會產(chǎn)生正負一個字的誤差，并且被測精度與計數(shù)器中記錄的數(shù)值Nx有關(guān)，為保證測試精度，一般對于低頻信號采用測周期法，對于高頻信號采用測頻率法。 直接測頻法的一般思路是：在精確規(guī)定計數(shù)允許周期T內(nèi)使能計數(shù)器，對被測信號的周期（脈沖）數(shù)進行計數(shù)，計數(shù)允許周期T的長度決定了被測信號頻率的范圍。較長的計數(shù)允許周期T對低頻信號而言有利于改善測量精度，但對于高頻信號來說，則會產(chǎn)生溢出；較短的計數(shù)允許周期T對低頻信號的測量，雖然精度降低，但能測量的最大頻率較高，且不會產(chǎn)生溢出。在本設計中，用一個頻率穩(wěn)定度高的頻率源作為基準時鐘，通過對來臨的待測信號的上升沿在設定的計數(shù)允許周期T內(nèi)計數(shù)，這個計數(shù)允許周期T就是所謂的閥門。閘門時間可以根據(jù)需要取值大于或小于1 s都可以。閘門時間越長，得到的頻率值就越準確，但閘門時間越長，則每測一次頻率的間隔就越長。閘門時間越短，測得的頻率值刷新就越快，但測得的頻率精度就受影響。通常情況下計算每秒內(nèi)待測信號的脈沖個數(shù)即閘門時間為1s?；诖怂悸?。系統(tǒng)設計采用自頂向下的設計方法,包括脈沖發(fā)生器電路模塊與測頻控制信號發(fā)生器電路模塊 ,以及待測信號脈沖計數(shù)電路模塊和鎖存與譯碼顯示控制電路模塊。該數(shù)字式頻率計的精度取決于系統(tǒng)基準時鐘，實際設計可采用石英晶體振蕩器電路，以便為閘門控制電路產(chǎn)生精確的系統(tǒng)基準時鐘。并且分別用VHDL硬件描述語言對其編程，實現(xiàn)了閘門控制信號、計數(shù)電路、鎖存電路、顯示電路等。 根據(jù)數(shù)字頻率計的系統(tǒng)原理方框圖（），A模塊為基準脈沖信號產(chǎn)生模塊，B模塊為測頻時序控制電路模塊，C模塊為計數(shù)模塊，D模塊為40位鎖存器模塊，E模塊為七段譯碼顯示模塊，F(xiàn)模塊為動態(tài)掃描模塊。當系統(tǒng)正常工作時，脈沖發(fā)生器提供標準1HZ的輸入信號，經(jīng)過測頻時序控制信號發(fā)生器進行信號的變換，產(chǎn)生計數(shù)信號。測量信號時，將被測信號送入計數(shù)模塊。先使計數(shù)模塊對輸入的矩形波進行計數(shù)，將計數(shù)結(jié)果送入鎖存器中，保證系統(tǒng)可以穩(wěn)定顯示數(shù)據(jù)，然后將計數(shù)結(jié)果送入動態(tài)掃描電路進行選擇輸出，輸出結(jié)果由顯示譯碼驅(qū)動電路將計數(shù)結(jié)果轉(zhuǎn)換成相應的能夠在七段數(shù)碼顯示管上可以顯示的十進制結(jié)果，在七段數(shù)碼顯示管可以看到計數(shù)結(jié)果。 基準脈沖信號產(chǎn)生模塊的工作過程為：由外部時鐘提供的10MHZ 標準脈沖信號，經(jīng)分頻器兩次分頻以后得到1HZ 基準脈沖信號。在CLK10M模塊，輸入為由外部時鐘提供的CLK脈沖信號，頻率為10MHZ ,經(jīng)過10000分頻，輸出為信號CLK500，頻率為500HZ,該時鐘信號可作為動態(tài)掃描顯示模塊的掃描時鐘信號，時鐘信號CLK500經(jīng)過CLKGEN模塊，經(jīng)過250分頻，輸出為基準脈沖信號NECLK ,頻率為1HZ.CLK10M模塊的源程序為：LIBRARY IEEE。USE 。USE 。ENTITY CLK10M ISPORT( CLK :IN STD_LOGIC 。 外部時鐘提供的10MHZ標準脈沖信號 CLK500: OUT STD_LOGIC)。 10000分頻后的時鐘信號END CLK10M。ARCHITECTURE ART OF CLK10M IS SIGNAL CNTER:STD_LOGIC_VECTOR(24 DOWNTO 0)。 SIGNAL CNTEER:STD_LOGIC。 BEGIN PROCESS(CLK) BEGIN IF (CLK39。EVENT AND CLK=39。139。) THEN IF CNTER=9999 THEN