【正文】 ................ 15 英文翻譯 .................................................................. 17 附錄一 線性電源、 FPGA外圍電路和 FPGA最小系統(tǒng)連接口 PCB ..................... 18 附錄二 系統(tǒng)各模塊 VHDL程序 ................................................. 19 3 第一章 緒論 引言 隨著 數(shù)字系統(tǒng) 的發(fā)展， 廣泛應(yīng)用于各種學(xué)科領(lǐng)域及日常生活 ， 微型計(jì)算機(jī)就是一個(gè)典型的數(shù)學(xué)系統(tǒng) 。 但是 它 只能對(duì)輸入的數(shù)字信號(hào)進(jìn)行處理 ， 其輸出信號(hào)也是數(shù)字信號(hào) 。 而在工業(yè)檢測(cè)控制和生活中的許多物理量都是連續(xù)變化的模擬量 ， 如溫度、壓力、流量、速度等 ,這些模擬量可以通過(guò)傳感器或換能器變成與之對(duì)應(yīng)的電壓、電流或頻率等電模擬量。為了實(shí)現(xiàn)數(shù)字系統(tǒng)對(duì)這些電模擬量進(jìn)行檢測(cè)、運(yùn)算和控制 ， 就需要一個(gè)模擬量與數(shù)字量之間的相互轉(zhuǎn)換的過(guò)程 。 即常常需要將模 擬量轉(zhuǎn)換成數(shù)字量 ， 簡(jiǎn)稱為 AD 轉(zhuǎn)換 ， 完成這種轉(zhuǎn)換的電路稱為模數(shù)轉(zhuǎn)換器 ， 簡(jiǎn)稱 ADC。 EDA 簡(jiǎn)介 EDA，即 電子設(shè)計(jì)自動(dòng)化（ Electronic Design Automation）的縮寫 。它融合了 大規(guī)模集成電路制造急速、 ASIC 測(cè)試和封裝技術(shù)、 FPGA/CPLD 編程下載技術(shù)、自動(dòng)測(cè)試技術(shù)、 計(jì)算機(jī)輔助設(shè)計(jì)（ CAD）、計(jì)算機(jī)輔助制造（ CAM）、計(jì)算機(jī)輔助測(cè)試（ CAT）和計(jì)算機(jī)輔助工程（ CAE） 設(shè)計(jì) 的 設(shè)計(jì) 概念 ，為現(xiàn)代電子理論和設(shè)計(jì)的實(shí)現(xiàn)和發(fā)展提供了可能性 [1]。 EDA 技術(shù)是一種綜合性學(xué)科，打破了軟件和硬件 見(jiàn)的壁壘，把計(jì)算機(jī)的軟件技術(shù)與硬件技術(shù)、設(shè)計(jì)效率和產(chǎn)品性能結(jié)合在一起，它代表了電子設(shè)計(jì)技術(shù)和應(yīng)用技術(shù)的發(fā)展方向。 EDA技術(shù)一般包括以下內(nèi)容： ； ； 工具； [2]。 FPGA 簡(jiǎn)介 FPGA，即現(xiàn)場(chǎng)可編程門陣列 （ Field－ Programmable Gate Array） 的縮寫。它是一種集成度較高的器件，屬于復(fù)雜 PLD。 FPGA 具有體系結(jié)構(gòu)和邏輯單元靈活、集成度高以及適用范圍寬等特點(diǎn) ， 在產(chǎn)品研發(fā)和開(kāi)發(fā)中具有很大的優(yōu)勢(shì) 。 用 FPGA 做一些 協(xié)議 實(shí)現(xiàn)和邏輯控制 ， 如果協(xié)議理解錯(cuò)誤或者邏輯需要更改，不需要?jiǎng)?PCB。另外 ， FPGA 芯片是小批量系統(tǒng)提高系統(tǒng)集成度、可靠性的最佳選擇之一。 目前 FPGA 的品種很多，有 XILINX 的 XC 系列、 TI 公司的 TPC 系列、 ALTERA公司的 FIEX 系列等。 本設(shè)計(jì)用的是 Altera 公司的 EP2C8Q208C8N 芯片 ，里面有 68416 個(gè)邏輯單元 ，并 提供 了 622 個(gè)可用的輸入 /輸出引腳和 比特的嵌入式寄存器 。 它提高了百分之六十的性能和降低了一半的功耗 ，而 低成本和優(yōu)化特征 使 它 為 各種各樣的汽車、消費(fèi)、通訊、視頻處理、測(cè)試與測(cè) 量、和 其他最終市場(chǎng)提供理想的 解決方案 [3]。 VHDL 語(yǔ)言簡(jiǎn)介 誕生于 1983 年的 VHDL， 是 VeryHighSpeed Integrated Circuit Hardware Description Language 的簡(jiǎn)稱 ， 1987 年底， VHDL 被 作為“ IEEE 標(biāo)準(zhǔn) 1076”發(fā)布 。 VHDL 不僅可以作為系統(tǒng)模擬的建模工具，而且可以作為電路系統(tǒng)的設(shè)計(jì)工具，能通過(guò) Quartus II 把 VHDL 源碼自動(dòng)轉(zhuǎn)化為基本邏輯元件連接圖，這極大的推進(jìn)了電路自動(dòng)設(shè)計(jì)[4]。 VHDL 能從多個(gè)層次對(duì)數(shù)字系統(tǒng)進(jìn)行建 模和描述，所以大大簡(jiǎn)化了電路設(shè)計(jì)的任務(wù)， 4 提高了設(shè)計(jì)效率。 Quartus II 簡(jiǎn)介 由 Altera 提供的 FPGA 開(kāi)發(fā)集成環(huán)境 ― Quartus II，因?yàn)槠?運(yùn)行速度快，界面統(tǒng)一，功能集中，易學(xué)易用等特點(diǎn) ，迅速占領(lǐng)了市場(chǎng) [5]。 Quartus II 支持 VHDL、 Verilog 的設(shè)計(jì)流程，提供了完整的多平臺(tái)設(shè)計(jì)環(huán)境，能滿足各種特定設(shè)計(jì)的需要，同時(shí)，它還具備仿真功能，因此給系統(tǒng)的 軟硬件設(shè)計(jì)和調(diào)試帶來(lái)了很大的便利。 數(shù)據(jù)采集技術(shù)簡(jiǎn)介 系統(tǒng)利用 FPGA 直接控制 ADC0809 對(duì)模擬信號(hào)進(jìn)行采樣，將轉(zhuǎn)換好 的 8 位二進(jìn)制數(shù)據(jù)存儲(chǔ)到存儲(chǔ)器中，在完成對(duì)模擬信號(hào)一個(gè)或數(shù)個(gè)周期的采樣后，通過(guò) DAC0832 的輸出端將數(shù)據(jù)讀取出來(lái)。 第二章 總體設(shè)計(jì) 硬件設(shè)計(jì) 線性電源 模塊 根據(jù)系統(tǒng)要求，需提供 +12V、 12V、 +5V 的電源。因此我采用了濾波電容、防自激電容、 LED 燈及 固定式三端穩(wěn)壓器 LM790 LM7812 和 LM7912 等器件搭建成能產(chǎn)生 精度高、穩(wěn)定度好的直流輸出電壓 的線性電源電路。 系統(tǒng)的 線性電源電路 部分原理圖 如圖 所示： 5 圖 系統(tǒng)的 線性電源 模塊 電路 當(dāng)電路接通后，如果 LED 燈亮起 ，則代表能產(chǎn)生出要求的電壓。為了實(shí)驗(yàn)的攜帶方便，我另外再加上電源變壓器和整流電橋。在畫 PCB 的時(shí)候，用大面積覆銅，有助于美觀和節(jié)約實(shí)驗(yàn)器材。實(shí)物如圖 所示： 圖 系統(tǒng)的線性電源實(shí)物圖 6 PCB 圖見(jiàn)附錄一。 數(shù)據(jù)采集模塊 系統(tǒng)采用 ADC0809 進(jìn)行數(shù)據(jù)采集。 ADC0809 是 逐次逼近式 A/D 轉(zhuǎn)化器，由 8 位 A/D 轉(zhuǎn)換器、 8 路多路開(kāi)關(guān)以及微處理機(jī)兼容組成的控制邏輯的 CMOS 組件。 ADC0809 每進(jìn)行一次比較，即決定數(shù)字碼中的以為碼的去留操作，需要 8 個(gè)時(shí)鐘的脈沖，而它是 8位 A/D 轉(zhuǎn)換器，所以 它完成一次轉(zhuǎn)換需要 8*8=64個(gè)時(shí)鐘，這樣它的轉(zhuǎn)換時(shí)間為 t=64*（ 1/f）， f 為時(shí)鐘頻率。系統(tǒng)用的時(shí)鐘為 500KHz，所以ADC0809 的轉(zhuǎn)換時(shí)間為 128us[6]。因?yàn)椴蓸訒r(shí)需要滿足采樣定理，即采樣頻率需要大于等于輸入信號(hào)最高頻率的 2 倍，所以 ADC0809 能采樣的最高頻率為 。 ADC0809 的主要特性： 8 位。 。 +5V 電源供電。 0~+5V，不需要零點(diǎn)和滿刻度校準(zhǔn)。系統(tǒng)中由可調(diào)電位器提供。 40~+85 攝氏度。 ，約 15mW。 它的內(nèi)部邏輯結(jié)構(gòu)如圖 所示： 圖 ADC0809 內(nèi)部邏輯結(jié)構(gòu) ADC0809 引腳排列如圖 所示 ： 7 圖 ADC0809 引腳排列 ADC0809 為 28 引腳雙列直插式封裝，各引腳含義如下： IN0－ IN7： 8 位模擬量輸入引腳。 D0－ D7： 8 位數(shù)字輸出量引腳。 START： A/D 轉(zhuǎn)換啟動(dòng)信號(hào)輸入端。 EOC：轉(zhuǎn)換結(jié)束信號(hào)輸出引腳，開(kāi)始轉(zhuǎn)換時(shí)為低電平，當(dāng)轉(zhuǎn)換結(jié)束時(shí)為高電平。 OE：輸出允許控制端，用以打開(kāi)三態(tài)數(shù)據(jù)輸出鎖存器。 CLK：時(shí)鐘信號(hào)輸入端 。 VCC： +5V 工作電壓。 VREF（ ＋ ）：參考電壓正端。 GND：地。 VREF（ － ）：參考電壓負(fù)端。 ALE：地址鎖存允許信號(hào)輸入端。 ABC：地址輸入線。 系統(tǒng)的數(shù)據(jù)采集模塊部分電路原理圖如圖 所示： 圖 系統(tǒng)數(shù)據(jù)采集模塊電路 當(dāng) ALE 高電平有效時(shí)，因?yàn)?ABC 接的都是低電平，所以選擇的是 IN0 通道。當(dāng) START為上跳沿時(shí)，所有內(nèi)部寄存器清零；下跳沿時(shí)，開(kāi)始 A/D 轉(zhuǎn)換；在轉(zhuǎn)換期間， START 需保 8 持低電平不變。而當(dāng) EOC 為高電平時(shí)，表明 A/D 轉(zhuǎn)換結(jié)束。當(dāng) OE=1 時(shí)，輸出轉(zhuǎn)換得來(lái)的數(shù)據(jù)；否則 ，輸出數(shù)據(jù)線呈高阻態(tài)。 PCB 圖見(jiàn)附錄一。 數(shù)據(jù)輸出模塊 系統(tǒng)采用的數(shù)據(jù)輸出為 DAC0832。 DAC0832 是 8 分辨率的 D/A 轉(zhuǎn)換集成芯片 ， 由 8 位輸入鎖存器、 8 位 DAC 寄存器、 8位 D/A 轉(zhuǎn)換電路及轉(zhuǎn)換控制電路構(gòu)成。 它因?yàn)?價(jià)格低廉、接口簡(jiǎn)單、轉(zhuǎn)換控制容易等優(yōu)點(diǎn)，而 得到 了 廣泛的應(yīng)用 [7]。 DAC0832 的主要參數(shù)有： 8 位。 1us。 177。 1LSB。 10~+10V。 +5~+15V。 TTL 兼容。 它的內(nèi)部 邏輯結(jié)構(gòu)如圖 所示： 圖 DAC0832 內(nèi)部邏輯結(jié)構(gòu) DAC0832 引腳排列如圖 所示： 9 圖 引腳排列 CS：片選信號(hào)輸入線（選通數(shù)據(jù)鎖存器），低電平有效 。 WR1：數(shù)據(jù)鎖存器寫選通輸入線，負(fù)脈沖（脈寬應(yīng)大于 500ns）有效。 AGND：模擬信號(hào)地 。 D0～ D7： 8 位數(shù)據(jù)輸入線 。 VREF：基準(zhǔn)電壓輸入線，范圍為 10V～ +10V。 Rfb：反饋信號(hào)輸入線， 可通過(guò) 改變 Rfb 端外接電阻值 來(lái) 調(diào)整轉(zhuǎn)換滿量程精度 。 DGND：數(shù)字信號(hào)地 。 IOUT1：電流輸出端 1，其值隨 DAC 寄存器的內(nèi)容線性變化 。 IOUT2：電流輸出端 2，其值與 IOUT1 值之和為一常數(shù) 。 XFER：數(shù)據(jù)傳輸控制信號(hào)輸入線，低電平有效 。 WR2： DAC 寄存器選通輸入線，負(fù)脈沖（脈寬應(yīng)大于 500ns）有效 。 ILE：數(shù)據(jù)鎖存允許控制信號(hào)輸入線，高電平有效 。 VCC：電源輸入端，范圍為 +5V～ +15V。 本實(shí)驗(yàn)用的是 +5V。 DAC0832 的輸出放大和濾波電路采用 TL082 芯片搭建。 TL082 是一通用 JFET 雙運(yùn)算放大器。 它的內(nèi)部結(jié)構(gòu)和引腳排列如圖 所示 [8]： 圖 TL082 內(nèi)部結(jié)構(gòu)和引腳排列 TL082 為 8 引腳雙列直插式封裝，各引腳含義如下： （ 1） Output 1—— 輸出 1； （ 2） Inverting input 1—— 反向輸入 1； （ 3） Noninverting input 1—— 正向輸入 1； （ 4） Vcc—— 電源 12V； （ 5） Noninverting input 2—— 正向輸入 2； 10 （ 6） Inverting input 2—— 反向輸入 2； （ 7） Output 2—— 輸出 2； （ 8） Vcc+—— 電源 +12V。 系統(tǒng)的數(shù)據(jù)輸出電路部分原理圖如圖 所示： 圖 系統(tǒng)數(shù)據(jù)輸 出模塊電路 按鍵控制模塊 系統(tǒng)采用兩個(gè)按鍵開(kāi)關(guān)設(shè)計(jì)正 /負(fù)電平輸入信號(hào)電路，作按鍵控制模塊。一個(gè)按鍵控制CLR，另一個(gè)按鍵控制 WREN。兩個(gè)按鍵開(kāi)關(guān)電路如圖 所示： 圖 系統(tǒng)按鍵控制模塊電路 系統(tǒng)實(shí)物如圖 所示： 11 圖 系統(tǒng)實(shí)物圖 在畫 PCB 的時(shí)候，用大面積覆銅，有助于美觀和節(jié)約實(shí)驗(yàn)器材。系統(tǒng) PCB 圖見(jiàn)附錄一。 軟件設(shè)計(jì) ADCINT設(shè)計(jì) ADCINT 是控制 0809 的采樣狀態(tài)機(jī)。 由 ADC080