【正文】 批量應(yīng)用所需的特殊功能、容量、性能和加個(gè)水平。全球標(biāo)準(zhǔn)、平臺(tái)趨同、交互和技術(shù)改進(jìn)等新的市場(chǎng)趨勢(shì)不斷促進(jìn)了對(duì)成本核算方案的需求，有史以來(lái)成本最低的FPGACyclone 器件為某些市場(chǎng)的客戶提供了必需的價(jià)格水平和功能，在市場(chǎng)上創(chuàng)新是根本，搶先面市就確定了領(lǐng)導(dǎo)對(duì)位。 Cyclone[8]器件采用成優(yōu)化的全銅 RAM 工藝。 Cyclone 具有多達(dá) 288Kb 的片內(nèi) RAM 并集成了一些復(fù)雜的功能。 Cyclone 器件具有多個(gè)全功能 PLL，能夠管理板極的時(shí)鐘網(wǎng)絡(luò)和同工業(yè)標(biāo)準(zhǔn)外部存儲(chǔ)器相連的專用 I/O 接口。 Altera 的 Nios 嵌入處理器和完整的 IP 庫(kù)也可以用于 Cyclone 器件開發(fā)。實(shí)際上，在 Cyclone 器件系列具有容量和性能的極佳組合，每個(gè) LE 的價(jià)格不到 美元，是相競(jìng)爭(zhēng)的 FPGA 的一半 ， 涉及消費(fèi)類產(chǎn)品、通信、計(jì)算機(jī)外設(shè)、汽車和工業(yè)市場(chǎng)等大批量應(yīng)用系統(tǒng)。設(shè)計(jì)者正在利用可編程邏輯的 靈活性、經(jīng)濟(jì)性和及時(shí)面市的優(yōu)勢(shì)。 本設(shè)計(jì)選用 Atlera 公司 Cyclone II 系列的 EP2C70P896C6 芯片 ，該芯片 的核心電壓為 5V， 包含 68416 個(gè) LE 單元 和 1152021 個(gè) 存儲(chǔ)單元 ，具有 622 個(gè)管腳 ； 該芯片所具有的資源足以完成 本 設(shè)計(jì) 。 硬件描述語(yǔ)言 硬件 描述 語(yǔ)言概述 硬件描述語(yǔ)言的發(fā)展至今已有幾十年的歷史 ， 并已經(jīng)成功地應(yīng)用到系統(tǒng)仿真、驗(yàn)證和設(shè)計(jì)、綜合等方面。目前常用的硬件描述語(yǔ)言有 VHDL、 VerilogHDL、 ABEL 等。其中 VerilogHDL起源于集成電路的設(shè)計(jì)， ABEL起源于可編程邏輯器件的設(shè)計(jì)，而 VHDL則起源于 VHSIC 計(jì)劃，這是美國(guó)國(guó)防部于 1980 年制定的，目標(biāo)是為下一代集成電路的設(shè)計(jì)和制造而制定的一種新的描述方法。 VHSIC 計(jì)劃和同期的 ARPAR（先進(jìn)的計(jì)算機(jī)體系結(jié)構(gòu) ） 計(jì)劃，成為后來(lái)信息高速公路計(jì)劃的基礎(chǔ)。 VHDL 是 IEEE 標(biāo)準(zhǔn)化的硬件描述語(yǔ)言，并且已經(jīng)成為系統(tǒng)描述的國(guó)際公認(rèn)標(biāo)準(zhǔn)，得到眾多 EDA 公司的支持。 南昌航空大學(xué)學(xué)士學(xué)位論文 7 VHDL 語(yǔ)言 VHDL 主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)、行為、功能和接口 ， 它是目前標(biāo)準(zhǔn)化程度最高的一種硬件描述語(yǔ)言。 VHDL[10]有兩個(gè)標(biāo)準(zhǔn)版本 ， 最 早是在 1987 年底， IEEE 公布了 VHDL 的標(biāo)準(zhǔn)版本 IEEE1076。 1993 年， IEEE 對(duì) VHDL 進(jìn)行了修訂，從更高的抽象層次和系統(tǒng)描述能力發(fā)面擴(kuò)展了 VHDL 的內(nèi)容，公布了新版本的 VHDL，即 IEEE 標(biāo)準(zhǔn)的 10761993 版本。這兩種版本在書寫格式上有細(xì)微差別，不過(guò)絕大部分 EDA 軟件都支持這兩種版本的書寫格式。 1997 年，能夠同時(shí)描述數(shù)字和模擬集成電路的 VHDL語(yǔ)言標(biāo)準(zhǔn) 發(fā)布，即 VHDLAMS。 VHDL 是一種全方位的硬件描述語(yǔ)言，包括從系統(tǒng)到電路的所有設(shè)計(jì)層次。在描述風(fēng)格上， VHDL支持結(jié)構(gòu)、數(shù)據(jù)流和行為三種描述形式的混合描述。行為描述以過(guò)程語(yǔ)句來(lái)表達(dá)，數(shù)據(jù)流描述實(shí)際上是 RTL 級(jí)語(yǔ)言的擴(kuò)展，因此 VHDL 幾乎覆蓋了以往各種語(yǔ)句描述語(yǔ)言的功能，整個(gè)自頂向下或由底向上的電路設(shè)計(jì)過(guò)程都可以用VHDL 完成。 VHDL除具備一般的 HDL優(yōu)點(diǎn)外，其特點(diǎn)是： (1)通用性好，支持面廣。由于它是工業(yè)標(biāo)準(zhǔn)，凡大型 CAD 軟件都推出支持 VHDL的 設(shè)計(jì)環(huán)境。因此用 VHDL 描述的設(shè)計(jì)文件，可用不同的設(shè)計(jì)工具。 (2)復(fù)用性好。在用 VHDL 語(yǔ)言設(shè)計(jì)系統(tǒng)硬件時(shí)，沒(méi)有嵌入與工藝有關(guān)的信息。當(dāng)門級(jí)或門級(jí)以上的層次通過(guò) 仿真驗(yàn)證后，再用相應(yīng)的工具將設(shè)計(jì)映射成不同的工藝(如 MOS． CMOS 等 )。這樣，在工藝更新時(shí)，就無(wú)須修改原程序，只要改變相應(yīng)的映射工具就行了。因此 VHDL 設(shè)計(jì)模塊便于在不同的設(shè)計(jì)場(chǎng)合重復(fù)使用。 (3)可靠性好。 VHDL 文件兼技術(shù)文檔與實(shí)體設(shè)計(jì)于一身，可讀性好，既是技術(shù)說(shuō)明，又是設(shè)計(jì)實(shí)現(xiàn)，從而保證了二者的一致性。 接口技術(shù)概述 接口概念 接口 [2]（ interface） 是微處理器 CPU 與外部設(shè)備、存儲(chǔ)器或者 兩種外部設(shè)備之間或者兩種機(jī)器之間通過(guò)系統(tǒng)總線進(jìn)行連接的邏輯電路，它是 CPU 與 外界進(jìn)行 信息交換的中轉(zhuǎn)站。比如原始數(shù)據(jù)或源程序通過(guò)接口從輸入設(shè)備 （例如鍵盤）輸入 ； 運(yùn)算結(jié)果通過(guò)接口輸出到 輸出設(shè)備（例如打印機(jī)、顯示器）；控制命令通過(guò)接口 送到被控對(duì)象（例如步進(jìn)電機(jī)） ； 現(xiàn)場(chǎng)采集的信息通過(guò)接口 傳送進(jìn)來(lái)（例如溫度值或轉(zhuǎn)數(shù)值）。要使外部設(shè)備正常工作，一是要 設(shè)計(jì)正確的接口電路，二是要編制相應(yīng)的軟件?？梢哉f(shuō)微機(jī)接口技術(shù)是采用硬件和軟件相結(jié)合的方法 來(lái)研究微處理器如何與外部世界進(jìn)行最佳耦合與匹配，以便在 CPU與外部 世界之間進(jìn)行高效、可靠的信息交換技術(shù)。 南昌航空大學(xué)學(xué)士學(xué)位論文 8 接口的功能 外部設(shè)備 的種類 繁多，可以是機(jī)械式的、 電子式的、機(jī)電式的、磁電式的以及光電式的等 。輸入輸出的信息多種多樣，有數(shù)字信號(hào)、模擬信號(hào)以及開關(guān)信號(hào)等；信息傳輸?shù)乃俣纫膊幌嗤?，手?dòng)鍵盤輸入速度為秒級(jí) ，而磁盤輸入可達(dá) 1 兆字節(jié) /秒至數(shù)十兆字節(jié) /秒 ，不同外設(shè)處理信息的信息也相差懸殊。另外，微型計(jì)算機(jī)與不同的外部設(shè)備之間所傳輸?shù)?信息格式和電平高低也是多種多樣的。這就形成了外設(shè)接口電路的多樣性和復(fù)雜性。 CPU 與外設(shè)之間的接口主要有如下功能。 1． 數(shù)據(jù)的寄存和緩沖功能 為了解決主機(jī)高速與外設(shè)低速的矛盾，避免因速度不一致而丟失數(shù)據(jù)，使 CPU的 工作效率得到充分發(fā)揮，接口內(nèi) 設(shè) 置數(shù)據(jù) 寄存器或者用 RAM 芯片組成數(shù)據(jù)緩沖區(qū)，使之成為數(shù)據(jù)交換的中轉(zhuǎn)站。接口的數(shù)據(jù)保持能力 在一定程度上緩解了主機(jī)與外設(shè)之間速度差異所造成的沖突，并為主機(jī)與外設(shè) 的批量數(shù)據(jù)傳輸創(chuàng)造了條件（“數(shù)據(jù)口 ” ） 。 2． 對(duì)外設(shè)的控制和監(jiān)測(cè)能力 接口接受 CPU 送來(lái)的命令字或控制字，再有接口電路對(duì)命令代碼進(jìn)行識(shí)別和分析，并分解成若干個(gè)控制命令，實(shí)施 對(duì)外部設(shè)備的控制和管理（“命令口 ” ） 。 外部設(shè)備的工作狀況以 狀態(tài)字或應(yīng)答信號(hào)通過(guò)接口返回給 CPU，以“握手聯(lián)絡(luò)”過(guò)程來(lái)保證 主機(jī)與外設(shè)輸入 /輸出操作的同步于協(xié)調(diào)（“狀態(tài)口 ” ） 。 3． 設(shè)備 選擇功 能 系統(tǒng) 中一般帶有多種外設(shè)，同一種外設(shè)可能也有多臺(tái) ，而 CPU 在同一時(shí)刻只能與一臺(tái)外設(shè)交換信息 ， 這就要借助接口中的地址譯碼電路 對(duì)外設(shè)進(jìn)行尋址。只有被選中的外設(shè)才能與 CPU進(jìn)行數(shù)據(jù)交換。 4． 信號(hào)轉(zhuǎn)換功能 外部設(shè)備 大都是復(fù)雜的機(jī)電設(shè)備，其所需的控制信號(hào) 和所能提供的狀態(tài)信號(hào)往往同微機(jī)的總線信號(hào)不兼容，尤其是 連接不同公司生產(chǎn)的芯片時(shí)，信號(hào)轉(zhuǎn)換就不可避免。信號(hào)轉(zhuǎn)換包括 CPU信號(hào)與外設(shè)信號(hào)在模擬數(shù)字信號(hào)上、時(shí)序配合上、數(shù)據(jù)格式上以及電平匹配上等的轉(zhuǎn)換。此外，為了防止干擾，常常使用光電耦合和繼電器計(jì)數(shù)等，使主機(jī)與外設(shè)在電氣上 隔離。 5． 中斷管理或 DMA 管理功能 為了滿足實(shí)時(shí)性和主機(jī)與外設(shè)并行工作的要求，需要采用 中斷傳送的方式；為了提高傳送的速率有時(shí)又采用 DMA傳送方式。這就要求接口有產(chǎn)生中斷請(qǐng)求和 DMA 請(qǐng)求南昌航空大學(xué)學(xué)士學(xué)位論文 9 的能力以及中斷管理和 DMA管理的能力。 6． 可編程功能 對(duì)一些通用的、功能齊全的接口電路，應(yīng)該具有可編程的能力， 即 可用軟件來(lái)選用多功能 接口電路的某些功能，以適應(yīng)具體工作的要求，這也是近代 接口電路的發(fā)展方向。 并非每種接口都要求具備上述功能， 對(duì)不同配置和不同用途的微機(jī)系統(tǒng)，其接口功能不同，接口電路的復(fù)雜程度也大不相同。但是，設(shè)備選擇、 數(shù)據(jù)寄存于緩沖以及輸入 /輸出操作 的同步能力是各接口都應(yīng)具備的基本功能。 CPU 與外設(shè)之間傳送的信息 一個(gè)簡(jiǎn)單的、基本的外設(shè)接口 框圖如圖 所示。外設(shè)接口一邊通過(guò)三總線（即DB、 AB、 CB） 同 CPU 連接，一邊通過(guò)三種信息 —— 數(shù)據(jù)信息、控制信息、和狀態(tài)信息同外設(shè)聯(lián)系 CPU 通過(guò)外設(shè)接口同外設(shè)交換的信息就是這三種。 1． 數(shù)據(jù)信息（ Data） 微機(jī)中的數(shù)據(jù)信息大致包括三種基本類型。 （ 1） 數(shù)字量 以二進(jìn)制碼形式提供的信息，通常是 8位、 16 位、和 32 位數(shù)據(jù)。 （ 2） 模擬量 當(dāng)微機(jī)用于控制時(shí)，諸如溫度 、壓力、流量及位移等各種非電量現(xiàn)場(chǎng)信號(hào)。這些模擬量必須先經(jīng)過(guò) A/D 轉(zhuǎn)換后才能輸入微機(jī)；微機(jī)的控制輸出先經(jīng)過(guò)D/A轉(zhuǎn)換后才能去控制執(zhí)行機(jī)構(gòu)。 （ 3） 開關(guān)量 這是一些只有兩個(gè)狀態(tài) 的量，如開關(guān)的合與斷以及 LED 的亮與滅等。開關(guān)量只要用一位二進(jìn)制數(shù)即可表示，故 8 位數(shù)據(jù)總線的微機(jī)一次輸入或輸出可控制 8個(gè)開關(guān)量。 2． 狀態(tài)信息 表示外設(shè)當(dāng)前所處的工作狀態(tài) ， 例如 READY（就緒信號(hào)）表示輸入設(shè)備已經(jīng)準(zhǔn)備好數(shù)據(jù)， BUSY（忙信號(hào)）表示輸出設(shè)備是否能接收信息。 3． 控制信息 控制信息是由 CPU發(fā)出的用 于控制外設(shè)接口工作方式，以及外設(shè)的啟動(dòng)和停止的信息。 數(shù)據(jù)信息、狀態(tài)信息和控制信息通常都以數(shù)據(jù)形式通過(guò) CPU 的數(shù)據(jù)總線同 CPU進(jìn)行傳送，這些信息分別存放在外設(shè)接口的不同類型的寄存器中 。 CPU 同外設(shè)之間的信息傳送實(shí)質(zhì)上是對(duì)這些寄存器進(jìn)行“讀 ” 或“寫”操作?！敖涌?” 中這些可以和 CPU進(jìn)行讀或?qū)懙募拇嫫鞅环Q為“端口 ” （ Port） 。按存放信息的類型，這些端口可分為南昌航空大學(xué)學(xué)士學(xué)位論文 10 “數(shù)據(jù)口”、“狀態(tài)口”與“控制口”，分別存放數(shù)據(jù)信息、狀態(tài)信息和控制信息。在一個(gè)外設(shè)接口中往往需要有幾個(gè)端口才能滿足和協(xié)調(diào)外設(shè)工作， CPU 通過(guò)訪問(wèn)這些端口 來(lái)了解外設(shè)的狀態(tài)、控制外設(shè)的工作以及外設(shè)之間的數(shù)據(jù)傳輸。 圖 接口、端口作用示意圖 CPU 數(shù)據(jù)端口 控制端口 狀態(tài)端口 譯碼 外設(shè) CB DB AB 接口電路 數(shù)據(jù)信息 控制信 息 狀態(tài)信息 南昌航空大學(xué)學(xué)士學(xué)位論文 11 3 開發(fā)平臺(tái) 介紹 開發(fā) 軟件 Quartus II[9]是 Altera 公司的 綜合性 PLD 開發(fā)軟件 ， 支持原理圖、 VHDL、VerilogHDL 以及 AHDL 等多種設(shè)計(jì)輸入形式 ，內(nèi)嵌自帶的綜合器以及仿真器，可以完成從設(shè)計(jì)到硬件配置的完整 PLD 設(shè)計(jì)流程。它可以在 Windows XP、 Linux 以及 UNIX上使用，除了可 以使用 Tcl腳本完成設(shè)計(jì)流程外 ，它 還 提供了 完善的的用戶界面設(shè)計(jì)形式；具有運(yùn)行速度快，界面統(tǒng)一，功能集中，易學(xué)易用等特點(diǎn) 。 基本設(shè)計(jì)流 程 編輯設(shè)計(jì)文件 及創(chuàng)建工程 （ 1） 建立工程文件 任何一項(xiàng)設(shè)計(jì)都是一項(xiàng)工程（ Project） ， 都必須首先為此工程建立一個(gè)放置與其相關(guān)的所有設(shè)計(jì)文件的文件夾 ， 此文件夾將被 EDA軟件默認(rèn)為工作庫(kù) 。一般，不同的設(shè)計(jì)項(xiàng)目最好放在不同的文件夾中 ， 而同一工程的所有文件都必須放在同一文件夾中。在建立文件夾后就可以將設(shè)計(jì)文件通過(guò) Quartus II文本編輯器編輯并存盤 。 Altera公司的 Quartus II 提供的各種原理圖庫(kù)進(jìn)行設(shè)計(jì)輸入是一種最為直接的輸入方式。 若要使用 這種 輸入 方式，應(yīng)采用自頂向下邏輯分塊，把大規(guī)模的電路劃分成若干小塊。一般而言，如果對(duì)系統(tǒng)很了解，并且系統(tǒng)速率較高，或在大系統(tǒng)中對(duì)時(shí)間特性要求較高的部分，可以采用這種方法。原理圖輸入效率較低，但容易實(shí)現(xiàn)仿真，便于信號(hào)的觀察以及電路的調(diào)整 ，在此不作詳述。 (2)創(chuàng)建工程 使用 New Project Wizard命令可以為工程指定工作目錄、分配工程名稱以及指定最高層設(shè)計(jì)實(shí)體的名稱，還可以指定要在工程中使用的 設(shè) 計(jì)文件、其他源文件、用戶庫(kù)和 EDA工具以及目標(biāo)器件系列和具體器件等 。 建立工程后 ， 可以在工具欄的 Project ADD/Remove Files Project頁(yè)在工程中添加、刪除和設(shè)計(jì)其他文件，在執(zhí)行 Quartus II的 Analysis amp。Synthesis 期間， Quartus II將按 ADD/Remove Files Project頁(yè)中顯示的順序處理文件 。 全程編譯 Quartus II 編譯器是由一系列處理模塊構(gòu)成的，這些模塊負(fù)責(zé)對(duì)設(shè)計(jì)項(xiàng)目的檢錯(cuò)，邏輯綜合、結(jié)構(gòu)綜合、輸出結(jié)果的編輯配置， 以及時(shí)序分析。在這一過(guò)程中，將設(shè)計(jì)項(xiàng)目適配到 FPGA/CPLD 目標(biāo)器中，同時(shí)產(chǎn)生多種用途的輸出文件，如功能和時(shí)序南昌航空大學(xué)學(xué)士學(xué)位論文 12 信息文件、器件編程的目標(biāo)文件等。編譯器首先檢查出工程設(shè)計(jì)文件中可能的錯(cuò)誤信息，供設(shè)計(jì)者排除；然后產(chǎn)生一個(gè)結(jié)構(gòu)化的以網(wǎng)表 形式 的電路原理圖文件。編譯前首先選擇 Processing 菜單的 Start Compilation 命令，啟動(dòng)全程編譯，這里所謂的全程編譯（ Compilation）是指以上提到的 Quartus II 對(duì)設(shè)計(jì)輸入的多項(xiàng)處理工作，其中包括排錯(cuò)、數(shù)據(jù)網(wǎng)表文件提取、邏輯綜合、適配、裝